Direction scientifique
Transfert de connaissances vers l'industrie

Nos Thèses par thème

Techniques de test pour des critères de couverture avancés

Département Ingénierie Logiciels et Systèmes (LIST)

Laboratoire pour la Sûreté du Logiciel

Master 2 Recherche ou diplôme d'ingénieur en Informatique

01-02-2018

SL-DRT-19-0701

virgile.prevosto@cea.fr

L'univers des logiciels modernes se caractérise par une complexité croissante et un besoin de validation rigoureuse dans de nombreux domaines. Le test reste la principale technique pour trouver des erreurs dans les logiciels aujourd'hui. Différents critères de couverture de test (instructions, décisions, MCDC, critères flots de donnée, etc.) ont été proposés dans la littérature pour guider la génération de données de test et évaluer le niveau de couverture d'une suite de tests donnée. Cependant, leur support dans les outils existants et leur utilisation dans l'industrie reste très partiels. Ce sujet vise à proposer des méthodes innovantes de gestion de critères de test avancés (spécification des critères, génération guidée par les objectifs, calcul du taux de couverture, prise en compte des objectifs infaisables et redondants). Une première réponse à ce problème a été apportée récemment par le formalisme des labels et son extension à base d'hyperlabels aux critères avancés (tels que critères flot de donnée, MCDC, etc.). Cependant, le support des hyperlabels dans LTest est actuellement très partiel. Le premier objectif technique de la thèse concerne la génération de test pour les hyperlabels, en visant notamment des critères importants incluant des hyperpropriétés (comme MCDC) et flots de donnée (comme all-use, all-def). Cela va nécessiter de concevoir et développer de nouveaux algorithmes de génération de test en utilisant des techniques d'exécution symbolique dynamique. Une deuxième direction consiste à proposer des techniques de détection d'objectifs de test polluants (e.g. infaisables ou redondants). Le méchanisme de spécification des hyperlabels sera appliqué pour spécifier de nouveaux critères important dans la pratique industrielle, et éventuellement étendu. Enfin, d'autres services de test seront proposés ou améliorés, notamment pour l'évaluation de la couverture. Les techniques développées seront évaluées sur des logiciels réels, open-source ou fournis par des partenaires industriels. La thèse sera effectuée au laboratoire Surete de Logiciels du List sous la direction de Nikolai Kosmatov et co-encadrée par Virgile Prevosto. Le candidat aura un Master 2 Recherche ou diplôme d'ingénieur en Informatique en ingénierie logicielle et aura des compétences en exécution symbolique, analyse statique et/ou vérification déductive.

Co-clustering pour séries temporelles

DM2I (LIST)

Laboratoire d'Analyse des Données et d'Intelligence des Systèmes

Datascience, statistiques, mathématiques appliqués

01-09-2019

SL-DRT-19-0704

aurore.lomet@cea.fr

La classification croisée (co-clustering) a pour objectif d'identifier la structure en blocs homogènes d'un tableau de données à partir d'une classification jointe des lignes et des colonnes. Pour ce faire, les lignes et les colonnes d'un tableau sont réorganisées simultanément pour découvrir la structure latente des données. Parmi les méthodes développées, l'approche probabiliste par modèles de blocs latents (LBM) utilise des variables latentes pour définir les appartenances aux classes en lignes et en colonnes. Dans le cadre de cette thèse, on s'intéresse à la classification croisée de signaux temporels. Ces données ont la particularité d'être ordonnées (suivant l'axe temporel). Cette notion d'ordre est à prendre en compte pour la construction et l'interprétation des classes. Pour ce faire une méthode présente dans la littérature consiste à considérer les signaux temporels comme des fonctions afin d'y appliquer un modèle de blocs latents après prétraitement des données ou son extension FunBlock. Une autre approche à développer pourrait coupler l'analyse du signal à la fouille de données. En effet, il serait intéressant de travailler sur une transformation des signaux pour en extraire des caractéristiques pertinentes. Le LBM ainsi que son algorithme d'optimisation (VEM, Variational Expectation Maximisation, ou SEM-Gibbs) pourront alors être adaptés si nécessaire. Il peut être envisagé de développer une méthode basée sur des matrices de distance entre signaux. Dans ces deux cas, les classes des instants de mesure obtenues sont ordonnées chronologiquement. On pourra alors étudier une classification qui autorise dans les mêmes blocs des plages d'instants (à définir) différents dans le but d'extraire des caractéristiques.

Ingénierie des contraintes pour la technologie FDSOI 12 nm et au-delà.

Département Technologies Silicium (LETI)

Laboratoire

Materials Science

01-09-2019

SL-DRT-19-0720

shay.reboh@cea.fr

L'ingénierie des contraintes est un outil majeur pour améliorer les performances des transistors. La contrainte de traction augmente la mobilité des électrons et la compression améliore la mobilité des trous. La mobilité des trous est également favorisée par l'utilisation du canal SiGe. Dans le FDSOI avancé, la co-intégration des canaux Si pour les canaux nMOS et SiGe pour les pMOS est réalisée par la transformation de la couche de Si supérieur en SiGe par condensation au Ge. Pour cela, une épitaxie d'un SiGe est effectuée sur une zone de Si sélectionnée. Au cours de l'oxydation thermique, les atomes de Ge sont rejetés dans la couche de Si sous-jacente. L'oxyde enterré (BOX) de la tranche SOI agit comme une barrière de diffusion pour Ge, le résultat est un substrat local SiGe-On-Insulator (SGOI). Le film de SiGe est obtenu en conservant le paramètre de réseau dans le plan de Si et se trouve donc sous une contrainte de compression biaxiale dans le plan de croissance. Aujourd'hui, la technique de condensation permet une co-intégration de transistors pMOS à base de SiGe à contrainte de compression et à base de Si. Le problème: lorsque le cSiGe fabriqué par Ge-condensation est arrêté pour la fabrication de la STI, une relaxation élastique locale de la contrainte de compression proche du bord de la STI est naturellement attendue. Cependant, les expériences montrent plus qu'une relaxation élastique sur une grande distance de la discontinuité STI, entraînant une perte significative de contrainte de compression dans la couche et, par conséquent, une contribution moindre à la performance des dispositifs. En résumé, les mécanismes physiques à l'origine de ce comportement sont inconnus aujourd'hui et ont un impact majeur sur la CMOS avancée. Ce travail a pour objectif de faire la lumière sur ce sujet et de proposer / développer des solutions technologiques.

Gestion de l'eau dans le collage direct

Département Technologies Silicium (LETI)

Laboratoire

bac + 5 master ou ingénieur physique du solide, sciences des matériaux

01-10-2019

SL-DRT-19-0722

frank.fournel@cea.fr

Le collage direct est maintenant très utilisé dans de nombreuses applications. Très récemment, il a été montré au CEA Grenoble que l'eau était capable d'imbiber une interface de collage direct non recuite tout comme elle pouvait en sortir. Or l'eau est un des composants essentiels des collages directs hydrophiles. La maîtrise de ce phénomène et sa compréhension fine est un enjeu crucial pour l'ensemble des collages directs hydrophiles et pas seulement pour les collages Silicium/Silicium. Le but de cette étude est d'étudier en détails la gestion de l'eau à l'interface de collage direct suivant plusieurs axes: 1. Une partie de l'étude consistera à trouver des moyens d'isolation de l'interface de collage. C'est crucial pour l'ensemble des caractérisations du collage direct afin de pouvoir disposer d'échantillons stables dans le temps. C'est aussi très important pour certaines applications dont les bords du collage peuvent souffrir de ce phénomène. Un autre axe de cette étude sera de quantifier la diffusion de l'eau au sein d'une interface de collage ayant subi un recuit thermique et même pendant ce recuit thermique. La cinétique de pénétration ou de sortie d'eau sera mise en regard de l'énergie de collage développée lors du recuit thermique. Un dernier axe sera de caractériser très finement la quantité d'eau à l'interface de collage « stable ». En faisant varier cette quantité d'eau, il sera alors possible d'établir son lien précis avec l'énergie de collage et la défectivité qui est parfois induite par cette eau dans certaines structures spécifiques. Pour cette étude, des plaques avec des cavités seront aussi utilisé afin d'étudier les cinétiques de mouvement au sein même de la plaque. Différentes atmosphères et conditions de collage seront employé pour déterminer les mouvements and productions d'eau et/ou des sous-produits de réaction du collage direct. Le candidat sera formé à l'ensemble des outils technologiques permettant la réalisation de collages directs (nettoyages chimiques, CMP, collage, recuits thermiques) et leur caractérisation (spectroscopie infrarouge, microscopie acoustique, mesure d'énergie de collage anhydre, réflectivité des rayons X, spectroscopie de masse...).

Simulation et caractérisation électrique d'un CUBE logique/mémoire dédié au calcul dans la mémoire

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

Master2 ou ingénieur microelectronique, physique du solide, électronique

01-10-2019

SL-DRT-19-0747

francois.andrieu@cea.fr

Pour répondre à différents enjeux scientifiques et sociétaux, les circuits intégrés de demain doivent gagner en efficacité énergétique. Or, la majorité de leur énergie est aujourd'hui consommée par les transferts de données entre les blocs mémoire et logique dans des architectures circuit de type Von-Neumann. Une solution émergente et disruptive à ce problème consiste à rendre possible des calculs directement dans la mémoire (« In-Memory Computing »). Les nouvelles technologies de mémoires résistives non-volatiles et de transistors à nanofils de silicium développées au LETI et intégrées en 3D permettraient de proposer pour la première fois une solution technologique performante et viable à un calcul intensif dans la mémoire. Le LETI s'est vu attribué une bourse de recherche prestigieuse de l'European Research Council (ERC). Ce projet sera transverse: de l'application à l'implémentation technologique, en passant par le logiciel et le circuit. Le but est de créer des nano-fonctionnalités en mixant à très faible échelle des dispositifs logiques et mémoires à très grande densité et très grosses capacités. Un accélérateur circuit de In-Memory-Computing sera conçu et fabriqué au LETI, permettant d'améliorer les performances énergétique d'un facteur 20 par rapport à un circuit Von-Neumann de l'état de l'art. Cette technologie qui apporte de l'intelligence dans la mémoire devrait non seulement révolutionner les applications telles que l'Intelligence Artificielle, l'apprentissage machine, l'analyse de données mais pourrait aussi constituer le c?ur des futurs circuits intégrés de demain, visant la basse consommation ou la forte efficacité énergétique. La thèse proposée s'inscrit dans ce projet et vise a concevoir, simuler et caractériser un CUBE logique/mémoire dédié au "In-Memory-Computing".

Sécurisation par co-design matériel / logiciel contre les attaques par injection de fautes

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Infrastructure et Ateliers Logiciels pour Puces

master 2 en informatique ou électronique

01-09-2019

SL-DRT-19-0748

damien.courousse@cea.fr

Cette thèse sera centrée sur l'articulation du matériel et du logiciel pour la conception de mécanismes de protection contre les attaques physiques, en particulier les attaques par injection de fautes. On cherchera à apporter des solutions de sécurisation génériques, applicables quelque soit la nature du composant logiciel cible, tout en sachant exploiter des mécanismes matériels de sécurité lorsqu'ils sont présents. L'objectif est de modifier conjointement la micro-architecture du processeur et de tirer parti des possibilités de transformation et d'optimisation de code offertes par un compilateur pour concevoir de nouveaux schémas de protection sûrs et efficaces. Cette thèse est financée par le projet ANR COFFI, qui démarrera en février 2019 (durée 42 mois).

120 (Page 13 sur 20)
first   previous  11 - 12 - 13 - 14 - 15  next   last
-->

Voir toutes nos offres