Direction scientifique
Transfert de connaissances vers l'industrie

Les Post-Docs par thème

Simulation de nanofils semi-métalliques

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

Doctorat dans le domaine de la simulation ab-initio basée sur les techniques DFT (density functional theory).

01-11-2017

PsD-DRT-18-0004

jean-pierre.colinge@cea.fr

La mission du candidat sera : ? Simulation utilisant des outils ab-initio de la structure de bandes de nanofils de bismuth de différent diamètres (de 1 nm à 10 nm). ? Extraction de paramètres tes que masses effectives, densité d'états, band offsets pour ces nanofils. ? Implémentation de ces paramètres dans un simulateur NEGF pour simuler des transistors en nanofils de bismuth à diamètre variable. ? Simulation ab-initio de l'interface nanofil de bismuth ? diélectrique et étude de différents éléments de passivation chimique. ? Ce travail se fera en collaboration avec le groupe LETI/DCOS/SCME/LSIM (Philippe Blaise) ? Le candidat interagirera avec une équipe expérimentale qui fabriquera les dispositifs simulés et sera amené à aider à encadrer un ou plusieurs doctorants, en collaboration avec IMEP. ? Le candidat interagirera avec le LTM pour les aider à prédire les propriétés de l'interface bismuth-isolant de grille et pour implémenter dans le simulateur les résultats de mesures sur ces interfaces (IMEP).

Télécharger l'offre (.zip)

Conception en vue de la fiabilité des composants microélectroniques numériques

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Fiabilité et Intégration Capteur

Thèse en conception des circuits microélectroniques

01-03-2018

PsD-DRT-18-0010

valentin.gherman@cea.fr

Les mémoires non-volatiles de type flash sont un élément clé pour le développement des applications haute-température dans l'aérospatial, l'industrie automobile et l'industrie du forage. Malheureusement, le temps de rétention des mémoires flash est fortement dégradé par la haute-température et peut être considérablement diminué même à des températures plus modérées, particulièrement dans le cas où il faut stocker plusieurs bits par cellule. Cet effet peut être estompé à travers un rafraîchissement périodique des données. Le problème est que, en présence des variations de température dues à un changement des conditions environnementales et/ou de charge de travail, une fréquence de rafraîchissement fixe doit être adaptée au pire cas et risque d'entraîner des pertes en termes de performance et endurance. Le premier objectif de ce projet est d'implémenter une méthode de rafraîchissement basée sur l'utilisation d'un compteur permettant de : (a) suivre l'évolution de l'impact de la température sur le temps de rétention des mémoires flash, (b) générer des alertes sur l'imminence d'une perte de données et (c) fournir des timestamps. Le deuxième objectif du projet est de déterminer la loi qui gouverne l'évolution avec le temps des fautes de rétention dans une mémoire flash. Le but est l'implémentation d'une technique capable de déterminer le temps de rétention restant de chaque page mémoire en fonction de l'âge de rétention, i.e. le temps écoulé depuis le stockage des données, et le nombre des erreurs de rétention et non-rétention. Le travail du post-doctorant inclura la publication des résultats scientifiques dans des conférences internationales et journaux de haut niveau.

Télécharger l'offre (.zip)

Méthodes parcimonieuses appliquées à la tomographie électronique: caracterisation quantitative multi-dimensionnelle de nanomatériaux

Département des Plateformes Technologiques (LETI)

Autre laboratoire

Thèse en Mathématiques Appliquées

01-01-2019

PsD-DRT-19-0015

zineb.saghi@cea.fr

La tomographie électronique (ET) est couramment utilisée pour l'analyse tridimensionnelle de la morphologie à l'echelle nanométrique. Très récemment, des progrès en instrumentation ont permis l'essor de la tomographie analytique, basée sur des modes de spectroscopie tels que la perte d'énergie des électrons (EELS : electron energy loss spectroscopy) ou l'analyse dispersive en énergie (EDX : energy dispersive X-ray spectroscopy). Cette technique cependant nécessite des temps d'acquisition assez longs, et des doses d'irradiation élevées. Ce projet consiste à explorer des approches parcimonieuses pour améliorer la résolution et réduire les temps d'acquisition. Plus précisément, nous envisageons d'aborder les deux tâches suivantes: 1. comparer les algorithms de reconstruction à base de minimization de la variation totale (TVM), ondelettes orthogonales ou non-décimales, curvelets en 3D ou ridgelets/shearlets, sur des nanomatériaux avec des structures/textures variées; 2. Comparer la PCA avec de nouvelles méthodes parcimonieuses de débruitage et de démélange spectral. Le code sera développé en Python, en utilisant les librairies Hyperspy (hyperspy.org) et PySAP (https://github.com/CEA-COSMIC/pysap). Ce projet multidisciplinaire regroupe l'expertise du coordinateur en ET, de Philippe Ciuciu en IRM (DRF/Joliot/NEUROSPIN/Parietal), et de Jean-Luc Starck en traitement du signal et mathématiques appliquées (DRF/IRFU/DAP/CosmoStat).

Télécharger l'offre (.zip)

Conversion charge-spin dans les isolants topologiques HgTe

Département d'Optronique (LETI)

Laboratoire des Matériaux pour la photonique

PhD in Physics, Spintronics

01-01-2018

PsD-DRT-18-0025

philippe.ballet@cea.fr

L'interface ou la surface d'isolants topologiques contient des états de Dirac qui présentent la propriété particulière de spin-momentum locking qui rend ces systèmes particulièrement attractifs pour le développement de nouveaux effets et applications de spintronique. HgTe contraint est un isolant topologique modèle et de fait un excellent candidat pour la démonstration et le design de composants nouveaux exploitant les propriétés uniques des isolants topologiques. Cette position postdoctorale vise à réaliser la première démonstration expérimentale de la conversion directe charge-spin dans des nanostructures HgTe, et d'utiliser cette conversion pour développer des composants basés sur le transport de spins.

Télécharger l'offre (.zip)

Conception de circuit et de systèmes de communication ultra low power pour wake-up radio

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Architectures Intégrées Radiofréquences

Thèse dans le domaine de la conception de circuit

01-01-2019

PsD-DRT-19-0026

dominique.morche@cea.fr

Aujourd'hui, il y a une forte demande de développement de systèmes de wake-up radio autonomes dont les performances puissent être adaptées en fonction des besoins de l'application. Il est critique que ces systèmes disposent également d'horloge indépendante et ultra basse consommation. L'objectif du projet proposé est d'exploiter les capacités de la technologie CMOS FD-SOI pour développer ce type de systèmes, en améliorant la consommation et les performances des systèmes au delà de l'état de l'art, grâce aux faibles capacités et au body biasing de la technologie FD-SOI 22nm. Une attention particulière sera accordé à la mise au point de système de synthèse de fréquence à forte efficacité énergétique et faible temps d'établissement. Le candidat travaillera aussi bien sur les aspects systèmes que conception de circuit dans une équipe qui dispose d'une solide expérience sur le sujet

Télécharger l'offre (.zip)

New RF System and Circuit Design approach in joint optimization with disruptive technologies

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Architectures Intégrées Radiofréquences

Thèse en conception analog/RF

01-01-2019

PsD-DRT-19-0027

dominique.morche@cea.fr

L'objectif de ce contrat post-doctoral et de valider et d'améliorer une nouvelle approche d'optimisation de circuits et de systèmes sur un large spectre d'applications. Le candidat sera en charge de créer des modèles architecturaux des modèles considérés prenant en compte les différentes solutions qui peuvent être utilisées. Il faudra démarrer par des implémentations relativement simple et augmenter progressivement la complexité et la précision pour être en mesure de se comparer avec des systèmes complets et réels développés au CEA. Dans ce but, le candidat devra travailler en collaboration étroite avec de nombreuses équipes travaillant sur le développement de technologies, de modèlisation, characterization, conception de circuit et modèlisation. Pour valider l'approche proposer, l'objectif du candidat sera de l'évaluer à trois niveaux différents : au niveau de blocs élémentaires (tels que LNA ou oscillateur en anneau) utilisant la technologie 22FDX, au niveau de blocs fonctionnels (tels que des front-end module WIFi) utilisant la technologie 130nm PD-SOI et enfin sur des imagers et des radars millimétriques exploitant les technologie 3D.

Télécharger l'offre (.zip)

28 (Page 1 sur 5)
1 - 2 - 3 - 4 - 5  next   last
-->

Voir toutes nos offres