Direction scientifique
Transfert de connaissances vers l'industrie

Nos Thèses par thème

Sciences pour l'ingénieur >> Matériaux et applications
9 proposition(s).

Matrice de nanocapteurs flexibles pour mesures d'impact sur surfaces tactiles

Département Systèmes

Laboratoire Autonomie et Intégration des Capteurs

Ecoles d'ingénieurs / Master 2 en électronique, architectures électroniques et programmation, avec composantes en nanotechnologies, physique du solide, expérimentation et simulations (COMSOL).

01-09-2019

SL-DRT-19-0434

elise.saoutieff@cea.fr

Le CEA a mis au point un nanocapteur piézoélectrique apte à restituer des efforts mécaniques selon les 3 axes. Ce capteur est composé de nanofils de GaN obtenus par croissance organisée, lesquels présentent des propriétés piézoélectriques. Un des objets de la thèse est de développer l'électronique d'interrogation d'une matrice de capteurs, tactile et déformable, obtenue par l'assemblage et l'intégration d'une multitude de ces capteurs dans un substrat souple. Cette surface tactile doit permettre de restituer les efforts/déformations appliqués en chacun de ses points par une structuration particulière de la surface et une électronique de lecture dédiée. Cette technologie a fait l'objet de plusieurs développements, dont une thèse, en interne CEA et avec des collaborations extérieures. Le candidat concevra l'électronique d'interfaçage avec la matrice de capteurs (multiplexage des signaux lignes / colonnes, filtrage, amplification, rapport signal/bruit, consommation) pour la détection et la reconstruction en temps réel des signaux piézoélectriques (transitoires) émis par les capteurs. Il s'appuiera sur une première version de l'électronique développée au laboratoire et sur l'expérience de ses encadrants pour définir une architecture originale, rapide et faible consommation, pour le système global. Concernant les questions de recherche, des efforts de compréhension et d'optimisation sont encore à poursuivre, notamment pour modéliser la physique aux différentes interfaces (fonctions de transfert), la physique des nanofils (couplage fort piézoélectrique / semiconducteur), les modes de détection statique / dynamique ou encore traction / compression. Pour cela le candidat pourra s'appuyer sur les compétences du laboratoire et sur des outils de simulations multi-physique mis à sa disposition. Les résultats de la modélisation doivent notamment permettre d'orienter les choix technologiques pour le dimensionnement de la matrice « idéale » en fonction de l'application visée. A partir de ce dimensionnement, et à l'aide de l'équipe du laboratoire, il fabriquera un prototype qui permettra notamment de confronter les simulations avec les résultats expérimentaux. Enfin, les effets de la température ou du couplage piézoélectrique/pyroélectrique sur le comportement physique (et électronique) du capteur pourront être étudiés. Les applications visées sont typiquement la peau électronique pour la robotique, la reconnaissance de texture, de forme, de geste, de posture, les interfaces tactiles intégrant notamment la mesure d'effort multipoints et multi-directions et la mesure des efforts en glissement.

Mesure de composition par imageries à résolution atomique appliquée aux super-réseaux GeTe/Sb2Te3

Département technologies silicium (LETI)

Autre laboratoire

Physique

01-10-2019

SL-DRT-19-0639

nicolas.bernier@cea.fr

Pour tous les systèmes cristallins sensibles aux dégâts d'irradiation sous faisceau d'électrons, il est nécessaire de quantifier chimiquement le matériau à l'échelle atomique tout en minimisant la dose électronique. Les techniques analytiques usuelles dans le microscope électronique en transmission (TEM) ne peuvent alors être employées dû au fort courant de sonde et au temps d'acquisition relativement long. En revanche, l'imagerie atomique, plus précisément en champ sombre annulaire à grand angle (STEM-HAADF), permet de travailler à dose réduite et présente des contrastes proportionnels au numéro atomique des éléments présents. De plus, les TEM Titan sur la PFNC sont équipés de correcteur d'aberrations permettant d'acquérir des images HAADF à l'état de l'art en terme de résolution atomique. Cependant, pour que le contraste dans ces images puisse être relié de manière quantitative à la composition chimique du matériau, des conditions d'acquisition contrôlées au TEM et des simulations de diffusion électronique doivent être développées. En parallèle, une autre technique d'imagerie dans le TEM suscite un intérêt grandissant: la ptychographie, ou « STEM de données 4D ». Cette technique, consistant à acquérir un cliché de diffraction pour chaque position du faisceau incident d'électrons, permet de remonter au potentiel projeté dans l'échantillon. Le développement de l'aspect quantitatif de ces techniques d'imagerie présente de nombreuses applications: celle visée dans le cadre de cette thèse est la compréhension de l'ordre atomique dans les super-réseaux GeTe/Sb2Te3, matériaux considérés comme les plus prometteurs pour les mémoires à changement de phase (PCRAM).

Intégration de réseaux de Bragg haute température au sein de structures métalliques obtenues par fabrication additive

DM2I (LIST)

Laboratoire Capteurs et Architectures Electroniques

Instrumentation, fibre optique, matériau, fabrication additive, métallurgie

01-10-2019

SL-DRT-19-0675

guillaume.laffont@cea.fr

Le sujet de thèse proposé par le laboratoire LCAE de la DRT (au LIST/DM2I) en partenariat avec le laboratoire LISL de la DEN (au DPC/SEARS), spécialiste de la fabrication additive métal, vise à développer des méthodes d'intégration de Capteurs à Fibres Optiques à réseaux de Bragg résistant aux très hautes températures au sein de pièces métalliques ? en particulier pour l'aéronautique ou l'industrie nucléaire ? réalisées en fabrication additive (impression 3D) métal. Des développements récents ont permis de développer des réseaux de Bragg ultra-stables en température (au-delà de 1000°C) à l'aide de modes d'écriture directe par laser femtoseconde. Ces transducteurs de température et déformation, inscrits dans des fibres optiques spécialement conçues pour les environnements à très haute température, seront utilisés pour l'instrumentation de pièces métalliques obtenues par fabrication additive sur lit de poudre, voire par projection. Ce projet vise à rendre possible la surveillance in situ des composants et pièces structurelles métalliques obtenues par fabrication additive 3D métal, ouvrant ainsi la voie au SHM intégré (Structural Health Monitoring) pour anticiper toute défaillance du procédé et optimiser les coûts d'exploitation par la mise en place de procédures de maintenances prédictive et conditionnelle.

Ingénierie des contraintes pour la technologie FDSOI 12 nm et au-delà.

Département technologies silicium (LETI)

Laboratoire

Materials Science

01-09-2019

SL-DRT-19-0720

shay.reboh@cea.fr

L'ingénierie des contraintes est un outil majeur pour améliorer les performances des transistors. La contrainte de traction augmente la mobilité des électrons et la compression améliore la mobilité des trous. La mobilité des trous est également favorisée par l'utilisation du canal SiGe. Dans le FDSOI avancé, la co-intégration des canaux Si pour les canaux nMOS et SiGe pour les pMOS est réalisée par la transformation de la couche de Si supérieur en SiGe par condensation au Ge. Pour cela, une épitaxie d'un SiGe est effectuée sur une zone de Si sélectionnée. Au cours de l'oxydation thermique, les atomes de Ge sont rejetés dans la couche de Si sous-jacente. L'oxyde enterré (BOX) de la tranche SOI agit comme une barrière de diffusion pour Ge, le résultat est un substrat local SiGe-On-Insulator (SGOI). Le film de SiGe est obtenu en conservant le paramètre de réseau dans le plan de Si et se trouve donc sous une contrainte de compression biaxiale dans le plan de croissance. Aujourd'hui, la technique de condensation permet une co-intégration de transistors pMOS à base de SiGe à contrainte de compression et à base de Si. Le problème: lorsque le cSiGe fabriqué par Ge-condensation est arrêté pour la fabrication de la STI, une relaxation élastique locale de la contrainte de compression proche du bord de la STI est naturellement attendue. Cependant, les expériences montrent plus qu'une relaxation élastique sur une grande distance de la discontinuité STI, entraînant une perte significative de contrainte de compression dans la couche et, par conséquent, une contribution moindre à la performance des dispositifs. En résumé, les mécanismes physiques à l'origine de ce comportement sont inconnus aujourd'hui et ont un impact majeur sur la CMOS avancée. Ce travail a pour objectif de faire la lumière sur ce sujet et de proposer / développer des solutions technologiques.

Matériaux chalcogénures nanocomposites avec des propriétés thermiques améliorées pour le développement de mémoires à changement de phase faible consommation et haute stabilité thermique

Département technologies silicium (LETI)

Laboratoire

Physique du solide, Science des Matériaux

01-10-2019

SL-DRT-19-0816

pierre.noe@cea.fr

Les mémoires à changement de phase (PCM) sont les meilleures candidates pour remplacer les mémoires Flash, pour la réalisation de mémoires universelles de type SCM (Storage Class Memory) à la frontière entre les mémoires volatiles et non volatiles ainsi que pour le neuromorphique et l'intelligence articificielle. Néanmoins, celles-ci présentent une limite majeure liée aux courants de programmation trop élevés pour les futures générations de mémoires. Ainsi, la maîtrise de la thermique aux échelles nanométriques afin de limiter la consommation d'énergie est un point crucial afin d'optimiser l'effet Joule mis en jeu lors la programmation du point mémoire. Néanmoins la thermique à ces échelles nanométriques est encore mal comprise. Ainsi, cette thèse vise à développer de nouveaux matériaux à changement de phase de type GeSbTe et de nouvelles architectures pour fabriquer des mémoires PCM fonctionnant à plus faible puissance et présentant une plus grande stabilité thermique qu'actuellement. Ces objectifs peuvent être atteints par une optimisation du matériau à changement de phase Ge-Sb-Te (nanostructuration, multicouche, composition) et par une optimisation du confinement thermique de la cellule mémoire. L'élaboration (dépôts PVD sur bâtis de dépôt industriels) et la caractérisation de ces nouveaux matériaux GST nanostructurés (XRD, résistivité et magnéto-transport/Hall,FTIR/Raman/réflectivité, caractérisations au Synchrotron etc.) seront effectuées au CEA-Leti. La caractérisation du transport thermique (conductivité thermique Kth, RUS, Brillouin Scatt., Laser US, Inelastic Scatt., VDoS, ?) et sa modélisation seront réalisés à l'ILM (Lyon). Les démonstrations électriques (performances, fiabilité) seront faites sur des dispositifs intégrés au LETI ainsi que chez notre partenaire industriel STMicroelectronics à Crolles.

Fabrication d'un cube logique/memoire dedie au calcul dans la memoire

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

master microelectronics

01-10-2019

SL-DRT-19-0841

francois.andrieu@cea.fr

Pour répondre à différents enjeux scientifiques et sociétaux, les circuits intégrés de demain doivent gagner en efficacité énergétique. Or, la majorité de leur énergie est aujourd'hui consommée par les transferts de données entre les blocs mémoire et logique dans des architectures circuit de type Von-Neumann. Une solution émergente et disruptive à ce problème consiste à rendre possible des calculs directement dans la mémoire (« In-Memory Computing »). Les nouvelles technologies de mémoires résistives non-volatiles et de transistors à nanofils de silicium développées au LETI et intégrées en 3D permettraient de proposer pour la première fois une solution technologique performante et viable à un calcul intensif dans la mémoire. Le LETI s'est vu attribué une bourse de recherche prestigieuse de l'European Research Council (ERC). Ce projet sera transverse: de l'application à l'implémentation technologique, en passant par le logiciel et le circuit. Le but est de créer des nano-fonctionnalités en mixant à très faible échelle des dispositifs logiques et mémoires à très grande densité et très grosses capacités. Un accélérateur circuit de In-Memory-Computing sera conçu et fabriqué au LETI, permettant d'améliorer les performances énergétique d'un facteur 20 par rapport à un circuit Von-Neumann de l'état de l'art. Cette technologie qui apporte de l'intelligence dans la mémoire devrait non seulement révolutionner les applications telles que l'Intelligence Artificielle, l'apprentissage machine, l'analyse de données mais pourrait aussi constituer le c?ur des futurs circuits intégrés de demain, visant la basse consommation ou la forte efficacité énergétique. La thèse proposée s'inscrit dans ce projet et vise à fabriquer et caractériser un CUBE logique/mémoire dédié au "In-Memory-Computing".

Epitaxie quasi-Van Der Waals de CdTe sur matériaux 2D

Département technologies silicium (LETI)

Laboratoire

MASTER Physique

01-10-2019

SL-DRT-19-0887

philippe.ballet@cea.fr

Les matériaux 2D font l'objet d'une intense activité de recherche de fait de leurs propriétés physiques exceptionnelles liées à leur structure de bande particulière, elle-même héritée de leur arrangement cristallin particulier. En effet, ces matériaux présentent des liaisons fortes dans le plan des couches uniquement, et une interaction faible de type van der Waals hors du plan, d'où leur dénomination 2D qui désigne un matériau organisé en feuillets bidimensionnels. L'épitaxie de matériaux 2D sur des semiconducteurs traditionnels 3D peut donc en principe avoir lieu sans contrainte d'accord de paramètres de mailles entre les deux matériaux. L'inverse est également vrai lorsque l'on considère la croissance d'un matériau 3D sur un 2D. Le travail de recherche proposé dans cette thèse consiste justement à étudier ces nouveaux systèmes épitaxiés 2D/3D en proposant d'élaborer sur la base de ces cristaux 2D des couches « strain-free » de CdTe ou HgCdTe qui sont des matériaux à fortes applications dans les domaines photovoltaique solaire et détection infrarouge. La technique de croissance privilégiée est l'épitaxie par jets moléculaires, au CEA/INAC pour le 2D et au CEA/Leti pour le matériau 3D, car elle permet le meilleur contrôle de l'interface entre ces matériaux. Les épitaxies 3D(CdTe)/2D et 2D/3D(HgCdTe) seront dans un premier temps étudiées indépendamment avec pour objectif de réaliser in fine un empilement 3D(CdTe)/2D/3D(HgCdTe) dans lequel le 3D(CdTe) sera utilisé pour induire, à travers le matériau 2D, la nucléation du HgCdTe selon la bonne structure/orientation cristalline. L'interposition d'un cristal 2D offre ainsi la possibilité d'envisager de nouvelles hétérostructures. En outre, elle permet également la possibilité de transférer la couche sur des substrats divers (Si, GaAs?); solution est très avantageuse pour l'intégration et le design de nouveaux dispositifs optoélectroniques. Le cadre de l'étude est également enrichit par la proximité immédiate des équipes de la plateforme nano-caractérisation (PFNC) où des équipements de dernière génération sont à disposition pour révéler la nature chimique et la structure cristallographique des empilements réalisés.

Conception et réalisation de capteurs miniatures télé-alimentés sur support flexible

Département Composants Silicium (LETI)

Laboratoire de Caractérisation et Fiabilité des Composants

Physique des matériaux, semiconducteurs, MEMS

01-10-2019

SL-DRT-19-0959

alexandra.koumela@cea.fr

L'objectif de cette thèse est de développer un capteur télé-alimenté sur support flexible de type patch. En particulier, la mesure visée peut être est la pression, la température, l'accélération, la contrainte, le champ magnétique etc. La technologie M&NEMS développée par le CEA-LETI peut permettre répondre de répondre aux besoins de miniaturisation extrême, d'ultra-basse consommation, des hautes performances et de bas coût. Une étude sur les différents types de capteurs M&NEMS sera conduite afin d'identifier les plus pertinents pour les associer à une antenne RFID permettant d'alimenter le circuit mais également de transmettre des informations. L'intégration du capteur, de son antenne et son électronique sera réalisée sur support flexible à définir en fonction des applications et du degré de conformabilité. Ce travail s'appuiera sur les travaux du Département Systèmes (DSYS) du CEA LETI pour la partie design et conception de l'antenne ainsi que le laboratoire Packaging 3D (LP3D) pour la partie intégration et support flexible. La mise en ?uvre d'un nouveau principe d'actionnement basé sur la rétro-action thermo-piezorésistive sera aussi examinée.

Guides Optiques Laser en III-V-AsGa/InP directement épitaxiés sur SOI-300 mm

Département d'Optronique (LETI)

Laboratoire d'integration technologique pour la photonique

Ingénieur Physique materiaux semiconducteurs

01-10-2019

SL-DRT-19-1055

christophe.jany@cea.fr

Depuis plus de 25 ans, le c?ur des réseaux télecom est devenu un des champs d'application des composants III-V unitaires (InP_like, et AsGa_like). Ce domaine repose sur la transmission d'ondes IR dans les fibres optiques, alimentées par des sources lasers en matériaux III-V. Depuis une dizaine d'année une voie technologique nouvelle s'est développée, la Silicon-Photonics, qui permet d'abaisser les coûts de fabrication par l'augmentation de l'intégration (intégration 3D, Wafer Level Packaging). L'approche habituellement choisie consiste ici en un collage moléculaire d'une wafer III-V (épitaxiée) sur un SOI-préalablement structuré de guides optiques. Un traitement technologique est ensuite appliqué pour réaliser des guides III-V émetteurs connectés aux guides silicium. Depuis moins de 5 ans ; un nouveau schéma d'intégration est en train de se développer, il s'agit de l'épitaxie directe des matériaux III-V sur Silicium. Depuis 3 ans, les laboratoires du CEA/Leti, déjà experts dans les développements de la photonique sur Silicium par procédé de collage, ont décidé d'investiguer cette approche très innovante à fort potentiel. La thèse proposée s'appuiera ainsi fortement sur le laboratoire du CNRS/LTM qui développe depuis 4 ans des nouveaux concepts d'épitaxie MOCVD de matériaux III-V (base AsGa) sur wafer Silicium patterné. Ce sujet d'étude permettra de mettre en place une filière d'épitaxie III-V sur Silicium, dans le but de concevoir une nouvelle génération de circuit photonique. Le doctorant sera impliqué à la fois aux développements des matériaux III-V sur Silicium, qu'aux conceptions et réalisations de circuits photoniques 2.0.

Voir toutes nos offres