Direction scientifique
Transfert de connaissances vers l'industrie

Nos Thèses par thème

Défis technologiques >> Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique
11 proposition(s).

Toutes les offres [+]

Electronique sans contact dans un environnement haute-température soumis aux radiations

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Intégration Gestion d'Energie Capteurs et Actionneurs

Master 2 microélectronique, mécatronique, physique du solide

SL-DRT-20-0249

gael.pillonnet@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

L'objectif est de proposer de nouveaux types de schémas électroniques à partir d'un dispositif robuste à la température : la capacité variable électromécanique à actionnement électrostatique fabriquée à partir de technologies MEMS éprouvées. Ce type de dispositif est l'élément de base d'une nouvelle famille d'électronique récemment introduites par le CEA-Léti dite « électronique sans contact ». Ce programme de recherche s'inscrit dans une approche en rupture par rapport aux circuits électroniques à base transistors en réduisant drastiquement la dépendance à la température, permettant d'envisager des tenues en température de plusieurs centaines de dégrée centigrades. A partir des premiers résultats de simulations et de caractérisations expérimentales de l'équipe, le doctorant proposera, modélisera, simulera, fabriquera et caractérisera de nouvelles combinaisons de structures pour valider la tenue à la température et aux radiations. Le programme de recherche implique des partenaires à l'expertises diverses, tels que des experts en salle blanche, de l'électronique durcie, des circuits intégrée, des systèmes électromécanique et des circuits intégrés.

Télécharger l'offre (.zip)

Modèle de programmation concret pour ordinateurs avec accélérateurs quantiques

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Infrastructure et Ateliers Logiciels pour Puces

Master informatiques / école d'ingénieur

01-10-2020

SL-DRT-20-0364

Henri-Pierre.Charles@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Les ordinateurs quantiques permettront d'obtenir des performances de calcul inédites grâce à un mode de calcul très différent des ordinateurs classiques : le support de l'information n'est plus un bit a 2 états mais un qbit porteur d'une information analogique, d'intriquer une multitude de qbits et de les manipuler. Par ailleurs, c'est la possibilité d'une façon cohérente qui permettra d'obtenir des puissances de calcul inédites. Ces ordinateurs, dont les applications seront très spécifiques, seront connectés à des ordinateurs classiques à partir desquels on utilisera ces accélérateurs. Ce type d'architecture hétérogène existe déjà : on programme un GPU ou un DSP à partir d'un processeur classique. Mais dans ce cas les modèles de calculs sont similaires et les données utilisent les mêmes représentation : le format binaire en complément à 2 pour les nombres entiers (limités a 64 bits), le format IEEE 754 pour les nombres en virgule flottante, l'UNICODE pour les caractères, etc. Dans une machine quantique (comme dans la vision de l'université de DELFT [3]), il faudra mélanger deux types de modèles de calculs très différents (modèle Von Neumann et modèle Quantique) et des espaces de représentation des données également différents. On attend de cette thèse une exploration des différents modèles de calcul et les façons de passer de l'un à l'autre. Un langage de programmation et des outils de compilation permettant d'implémenter des algorithmes et les faire fonctionner sur différentes plateformes (matérielles ou simulées) sont les attendus de fin de thèse. Le candidat devra s'approprier et l'état de l'art sur : les machines quantiques actuelles (via des plateforme de simulation et/ou des machines réelles), prendre en compte les caractéristiques des qbits physiques réalisés au LETI, maîtriser les modèles de calcul adaptés au calcul quantique (ZX calculus[2]), assimiler les algorithmes et appli- cations [6] connues dans le domaine quantique, voire identifier de nouveaux algorithmes candidats à l'usage d'une machine quantique. Le sujet est vaste et pluridisciplinaire, mais le CEA possède un écosystème où toutes ces connaissances sont présentes aussi bien au niveau design des qbits physiques, qu'au niveau électronique, mais aussi au niveau architecture des ordinateurs et des langages de programmation. Des chercheurs de l'UGA apporteront également leur connaissances, au niveau algorithmique comme au niveau modèle de programmation. Grâce à la synthèse des connaissances, le candidat pourra proposer un modèle de programmation des accélérateurs quantique en lien avec les langages de programmation actuels[7] en se basant sur des modèles préexistant comme le ZX calculus [2]. Ce modèle devra également intégrer la possibilité d'intégrer une partie classique pour le contrôle et l'accès aux données et une partie quantique pour la partie accélérée du programme. Les applications classiques déjà identifiées dans cet article [6] pourront servir de benchmarks et démontrer l'intérêt de l'approche. D'autres applications pourront être étudiées pour mesurer l'intérêt d'une accélération quantique. [1] H. Bohuslavskyi, A. G. M. Jansen, S. Barraud, V. Barral, M. Cassé, L. Le Guevel, X. Jehl, L. Hutin, B. Bertrand, G. Billiot, G. Pillonnet, F. Arnaud, P. Galy, S. De Franceschi, M. Vinet, and M. Sanquer. Cryogenic subthreshold swing saturation in fd-soi mosfets described with band broadening. IEEE Electron Device Letters, 40(5):784787, May 2019. 3 [2] Niel de Beaudrap and Dominic Horsman. The ZX calculus is a language for surface code lattice surgery. arXiv preprint arXiv:1704.08670, 2017. [3] X. Fu, L. Riesebos, L. Lao, C. G. Almudever, F. Sebastiano, R. Versluis, E. Charbon, and K. Bertels. A Heterogeneous Quantum Computer Architecture. In Proceedings of the ACM International Conference on Computing Frontiers, CF '16, pages 323 330, New York, NY, USA, 2016. ACM. [4] Harald Homulle, Stefan Visser, Bishnu Patra, Giorgio Ferrari, Enrico Prati, Car- men G. Almudéver, Koen Bertels, Fabio Sebastiano, and Edoardo Charbon. Cry- oCMOS Hardware Technology a Classical Infrastructure for a Scalable Quantum Computer. In Proceedings of the ACM International Conference on Computing Frontiers, CF '16, pages 282287, New York, NY, USA, 2016. ACM. [5] Louis Hutin, Benoit Bertrand, Yann-Michel Niquet, Jean-Michel Hartmann, Marc Sanquer, Silvano De Franceschi, Tristan Meunier, and Maud Vinet. SOI MOS Technology for Spin Qubits. ECS Transactions, 93(1):3536, October 2019. [6] Ashley Montanaro. Quantum algorithms: an overview. November 2015. [7] Benoît Valiron, Neil J. Ross, Peter Selinger, D. Scott Alexander, and Jonathan M. Smith. Programming the quantum future. Communications of the ACM, 58(8):52 61, 2015. [8] Rodney Van Meter and Clare Horsman. A Blueprint for Building a Quantum Com- puter. Commun. ACM, 56(10):8493, October 2013.

Télécharger l'offre (.zip)

Intégration de réseaux de neurones à base d'oscillateurs verrouillés par injection

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Intégration Gestion d'Energie Capteurs et Actionneurs

Ecole Ingénieur Electronique

01-09-2020

SL-DRT-20-0418

franck.badets@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Les réseaux de neurones ont fait la preuve de leur supériorité par rapport aux architectures de calcul de type Von Neumann pour les opérations de classification complexes. L'embarquement de réseaux de neurones proche du capteur (Edge IA) est souhaitable car elle permettrait de réduire la consommation d'énergie des réseaux de capteur sans fil en donnant plus d'autonomie de décision aux capteurs et en limitant le nombre de communication nécessaires entre les capteurs et le centre de ressource en calcul. Il existe actuellement un axe de recherche visant à diminuer sensiblement la consommation des neurones afin de répondre aux besoins de l'Edge IA. A côté des implémentations purement numériques, des solutions analogiques voient le jour. Le but de la thèse est de démontrer la faisabilité de l'intégration sur silicium d'un réseau de neurones Ultra Faible Consommation utilisant des Oscillateurs Verrouillés par Injection (ILO) comme neurone. Le candidat à cette thèse doit avoir une bonne connaissance des domaines de l'apprentissage statistique et des réseaux de neurone en particulier. Il doit également avoir un bon niveau en électronique analogique. L'approche théorique nécessitera de bonnes aptitudes mathématiques et une bonne connaissance des langages de modélisation tel que python. Le travail de thèse doit aboutir à l'intégration d'un réseau de neurones à ILOS sur silicium ainsi qu'à la démonstration de sa capacité d'apprentissage, pour une consommation à l'état de l'art.

Télécharger l'offre (.zip)

Modélisation multi-échelle de l'environnement électromagnétique de bits quantiques

Département Composants Silicium (LETI)

Laboratoire de Simulation et Modélisation

Master 2 ou école d'ingénieur physique,electronique, électrotechnique

01-10-2020

SL-DRT-20-0637

helene.jacquinot@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Modélisation multi-échelle de l'environnement électromagnétique de bits quantiques Dans un futur proche, les technologies de l'information quantique pourraient amener à des percées dans le monde de l'informatique et des communications. Parmi les différentes approches basées sur les semi-conducteurs, l'utilisation de bits quantiques (qubit) sur SOI (Silicon on Insulator) est une approche alternative aux qubits supraconducteurs [1]. En effet, les qubits de spin sur SOI sont beaucoup plus compacts et ont montrés ces dernières années des avancées considérables, avec un long temps de cohérence et une rotation rapide du spin. Un défi à relever à l'heure actuelle est d'étudier la possibilité d'étendre le nombre de dispositifs unitaires au sein du réseau de qubit de spin sur SOI, en prenant en compte la plateforme électronique en technologie CMOS, permettant le contrôle, la lecture et l'initialisation de l'état quantique des qubits [2]. L'objectif principal de la thèse est d'évaluer différentes stratégies pour l'implémentation du contrôle de spin par utilisation de signaux micro-ondes dans le cadre de réseaux bidimensionnels de qubits. Le candidat aura pour mission de i) caractériser des structures de test RF (radiofréquence) à très basse température en utilisant un équipement à l'état de l'art et comparer les résultats obtenus avec des simulations électromagnétiques spécifiques, ii) développer une boîte à outils pour permettre une optimisation multi-échelle allant du qubit unitaire au réseau de qubits, iii) intégrer le contrôle RF du spin dans le cadre d'un réseau bidimensionnel de qubits utilisant les technologies silicium du CEA-LETI. Ces travaux de thèse s'effectueront dans le cadre d'un projet de collaboration tripartite ente le CEA-LETI, le CEA-IRIG et le CNRS-Institut Néel (ERC ?Qucube?). [1] Maurand, R. et al. A CMOS silicon spin qubit, Nat. Communications 7, 13575 (2016). [2] Meunier, T. et al. Towards scalable quantum computing based on silicon spin, Symp. on VLSI Technology, 2019.

Télécharger l'offre (.zip)

Electronique cryogénique pour adressage massive de bits quantiques silicium

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Intégration Gestion d'Energie Capteurs et Actionneurs

condensated matter physics, microelectronics, electrical engineering

SL-DRT-20-0675

xavier.jehl@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Research on quantum computing currently focuses on upscaling the number of qubits in order to reach useful calculation capabilities. The mature CMOS technology for circuits offers the opportunity to develop on-chip integration of CMOS spin-qubits together with classical electronics. Readout chips at sub-Kelvin temperatures form a key element in the massive addressing of a qubit matrix compared to nowadays solutions with cable-limited room-temperature instruments. Our previous studies on circuits made with the industrial 28-nm Fully Depleted Silicon on Insulator technology have demonstrated the operation of basic circuit elements down to temperatures as low as 20 mK with acceptable power dissipation. Using this toolbox of cryogenic circuits, the thesis concentrates on the design and operation of more complex cryogenic circuits in order to massively address CMOS-inspired qubits matrix at low temperatures. The ultimate goal is to readout 1000's of spin qubits in a line-column arrangement. The PhD student will explore alternative solutions for scalable readout such as the frequency multiplexing of electrometer sensors or of resonant oscillating circuits.

Télécharger l'offre (.zip)

Informatique quantique pour applications logistiques et industrielles

Département Ingénierie Logiciels et Systèmes (LIST)

Labo. ingénierie des langages exécutables et optimisation

Master / Computer Science Engineering / Mathematics

01-03-2020

SL-DRT-20-0791

flroian.noyrit@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

L'informatique quantique semble prometteuse pour résoudre des problèmes algorithmiques que l'informatique classique ne peut résoudre en raison de leur complexité. Cependant, malgré ses promesses et le développement récent des technologies quantiques, les applications industrielles de l'informatique quantique sont jusqu'à présent limitées. Néanmoins, les développements récents de certains algorithmes quantiques (par exemple, Variational Quantum Eigensolver [1], Quantum Approximate Optimization Algorithm [2]), fonctionnant sur des dispositifs existants ou à venir (NISQ - Noisy Intermediate-Scale Quantum) [3], suggèrent de nombreuses opportunités pour des applications à court/moyen terme pour résoudre certains problèmes d'optimisation. La logistique et l'ingénierie industrielle sont des domaines d'application qui proposent des problèmes d'optimisation (ordonnancement, planification, routage?) complexes à résoudre par algorithmique classique. Certaines analyses théoriques et expériences préliminaires [4] ont déjà permis d'identifier des pistes d'applications viables pour les techniques d'informatique quantique. Toutefois, comme il s'agit d'un sujet de recherche vivant, les connaissances sur ces sujets sont dispersées, instables (de nouveaux algorithmes sont proposés fréquemment), parfois spéculatives et pas encore généralisées. Nous proposons donc d'explorer l'application des techniques récentes d'informatique quantique (notamment les algorithmes hybrides et compatibles NISQ) à certains problèmes d'optimisation issus de nos projets industriels. Les objectifs de ce travail de recherche seront les suivants: ? Sélectionner des problèmes d'optimisation pertinents parmi nos projets en cours ou passés dans les domaines de la logistique et de l'ingénierie industrielle. ? Sélectionner des algorithmes quantiques applicables à ces problèmes à partir de l'état de l'art et la pratique et les mettre en ?uvre. ? Adopter ou concevoir un cadre d'analyse comparative qui puisse évoluer avec les progrès dans le domaine de l'optimisation basée sur l'informatique quantique : optimisation en temps de calcul, taille des problèmes, dimension de la machine, ... ? Evaluer la viabilité technique à travers des expériences concrètes. L'évaluation visera notamment à analyser les facteurs d'applicabilité tels que les propriétés de convergence des algorithmes, l'impact de la formulation du problème sur l'efficacité, l'influence de l'architecture matérielle. Plus généralement, l'évaluation doit donner des indications sur les seuils qualitatifs ou quantitatifs (nombre de qubits [5], connectivité, bruit?) qui rendent l'algorithme viable sur les périphériques NISQ (existants ou à venir). ? Proposer et développer des solutions pour rendre viable les algorithmes. Par exemple en adaptant ou étendant les algorithmes, en proposant des réécritures des formulations des problèmes, en mettant en ?uvre un flot de compilation particulier, en adaptant l'architecture de la plateforme d'exécution... Ce travail implique l'accès à des dispositifs d'informatique quantique réels ou émulés pour exécuter les expériences. Des expériences devraient être menées sur diverses plates-formes. [1] A variational eigenvalue solver on a photonic quantum processor, Peruzzo et Al., 2013 [2] A Quantum Approximate Optimization Algorithm, Edward Farhi and Jeffrey Goldstone and Sam Gutmann, 2014 [3] Quantum Computing in the NISQ era and beyond, John Preskill, 2018 [4] Quantum Computing Algorithms for optimised Planning & Scheduling (QCAPS), Dr Roberto Desimone et Al. 2019 [5] Guerreschi, G. G., & Matsuura, A. Y. (2019). QAOA for Max-Cut requires hundreds of qubits for quantum speed-up. Scientific reports, 9(1), 6903. On attend du candidat des connaissances dans un ou plusieurs des domaines suivants : ? Information et calcul quantique ? Optimisation combinatoire ? Algèbre linéaire ? Complexité algorithmique

Télécharger l'offre (.zip)

Conception d'un imageur intelligent en technologie d'intégration 3D embarquant des fonctions de traitement par réseau de neurones

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Adéquation Algorithmes Architecture

master recherche systèmes embarqués

01-10-2020

SL-DRT-20-0855

stephane.chevobbe@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

La technologie d'intégration 3D permet d'envisager sérieusement la réalisation de capteurs d'images par empilement de couches successives et ainsi proposer des imageurs intelligents couplant une couche capteur à des éléments de calcul complexe. Par ailleurs, l'avènement des réseaux de neurones profond a permis de faire des gains en performances très importants, notamment dans le domaine du traitement d'image. Un grand nombre de recherches tentent de proposer des architectures embarquées efficaces pour l'exécution de réseaux de neurones. Dans ce contexte la réalisation des fonctions de calcul permettant l'exécution de réseaux de neurones au sein d'un imageur intelligent est une voie de recherche particulièrement prometteuse. Dans cette proposition de thèse nous souhaitons étudier d'un point de vue architectural l'apport des technologies d'intégration 3D dans un imageur intelligent intégrant des fonctions de traitements par réseaux de neurones. Dans cette proposition de thèse nous souhaitons étudier d'un point de vue architectural l'apport des technologies d'intégration 3D dans un imageur intelligent intégrant des fonctions de traitement par réseaux de neurones. Nous focaliserons cette étude principalement sur les réseaux de neurones profonds, cependant d'autres types de réseaux de neurones pourront être évalués. La contribution architecturale attendue de cette thèse est l'étude et la conception d'une architecture de calcul efficace et basse consommation répondant aux fortes contraintes imposées par les réseaux de neurones profonds, à savoir le besoin d'une grande puissance de calcul très régulière et le très grand besoin en mémoire

Télécharger l'offre (.zip)

Communications haut débit filaires et optiques à températures cryogéniques pour l'ordinateur quantique

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Intégration Silicium des Architectures Numériques

Master en microélectronique

01-09-2020

SL-DRT-20-0892

yvain.thonnart@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

La promesse de l'ordinateur quantique universel robuste aux erreurs de relaxation et de phase des qubits pose un problème majeur de passage à l'échelle, avec des milliers voire des millions de qubits à contrôler et à mesurer pour réaliser les codes correcteurs d'erreur nécessaires. L'information à échanger entre les dispositifs quantiques à température cryogénique et les équipements d'instrumentation à température ambiante nécessite des débits pouvant dépasser 1 Terabit/s, à réaliser dans un budget de puissance restreint pour limiter l'auto-échauffement. Cette thèse a pour objectif de proposer et réaliser des architectures et circuits de communication à haut débit efficaces en énergie, en s'appuyant sur une transmission en fibre optique entre le cryostat et la température ambiante. Les innovations visées portent sur la conception de circuits cryo-électroniques CMOS utilisant la technologie FDSOI pour réaliser des fonctions de SerDes, récupération d'horloge et pilotes de modulateurs et récepteurs en photonique sur silicium fortement couplés aux dispositifs quantiques. Les travaux s'intégreront dans un objectif de développement d'une architecture d'accélérateur de calcul quantique à base de spins d'électrons dans le silicium, développée par une équipe pluridisciplinaire de physiciens, technologues, concepteurs en microélectronique et d'architectes et informaticiens.

Télécharger l'offre (.zip)

Instrumentation automatique de circuits pour le projet de systèmes fiables

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Calcul Embarqué

Master recherche informatique, analyse numérique, electronique

01-09-2020

SL-DRT-20-0901

chiara.sandionigi@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Les circuits tolérants aux fautes sont actuellement nécessaires dans plusieurs secteurs d'application majeurs et vont être obligatoires dans de futurs domaines comme les véhicules autonomes. Des outils de CAO sont nécessaires pour automatiser l'insertion de mécanismes tolérants aux fautes et valider les propriétés de fiabilité du circuit. L'injection de fautes est apparue comme une solution largement acceptée pour le plan de qualification de projet, mais avec divers défis. En particulier, l'analyse de propagation des fautes n'est pas assez précise ou implique trop de overhead en termes de temps de calcul. L'objectif de la thèse est l'implémentation d'un outil de CAO pour l'instrumentation automatique de circuits intégrés pour une analyse efficace de la propagation des fautes après injection. L'instrumentation modifie le circuit par insertion de pièces matérielles pour fournir control extérieur et observation des effets des fautes. En plus de l'analyse de propagation des fautes, l'instrumentation du circuit permet d'effectuer la détection des fautes et la correction des erreurs pendant le fonctionnement du système. Le candidat doit avoir une expérience dans la conception de systèmes embarqués et une connaissance dans le domaine de la fiabilité des circuits.

Télécharger l'offre (.zip)

Acquisition codée et nouveaux paradigmes d'acquisition pour capteur d'images CMOS en imagerie active

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Circuits Intégrés, Intelligents pour l'Image

Ingénieur électronique, optique

01-10-2020

SL-DRT-20-0917

arnaud.verdant@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Un éclairage actif combiné à des capteurs d'images offre la possibilité d'extraire une grande quantité de caractéristiques de la scène observée, qui ne sont généralement pas accessibles aux approches standard d'acquisition d'images. Cette modalité est désormais largement répandue dans la vision industrielle par ordinateur, l'électronique grand public et les applications d'imagerie médicale. Cependant, des défis majeurs doivent encore être résolus pour augmenter les performances de ces appareils, et de nombreuses questions de recherche associées doivent être abordées, en ce qui concerne les choix de la stratégie de modulation et de mesure, l'architecture du capteur ou les techniques de traitement du signal à employer pour l'analyse des données. L'objectif de cette thèse est d'aborder conjointement ces questions en proposant d'abord un cadre de simulation visant à trouver les meilleurs compromis entre les approches de modulation de la lumière et de reconstruction du signal recherché. Ensuite, le développement du système qui s'adaptera le mieux aux spécifications dérivées en fonction des caractéristiques typiques de la scène (comportement de la lumière balistique ou diffuse, gamme de profondeur et résolution, niveaux de lumière ambiante?) sera abordé. Cette thèse sera structurée en deux parties principales. La première partie tendra à définir un cadre d'exploration basé sur une combinaison de modélisation physique, de mesures physiques et d'approches d'apprentissage en profondeur. Sur la base de cet outil, la deuxième partie sera consacrée au développement d'une architecture de capteur d'image utilisant les spécifications dérivées. Le doctorant bénéficiera au cours de sa thèse de 3 ans de l'expertise et de l'excellence scientifique du CEA Leti pour atteindre des objectifs à haut niveau d'innovation à travers des brevets et publications internationales. Le candidat dynamique et autonome aura un master ou un diplôme d'ingénieur, spécialisé en génie électrique et traitement du signal. Une bonne connaissance de la conception de circuits CAO et des outils de programmation sera importante (Cadence, Matlab, Python) et quelques notions de base en optique seront appréciées.

Télécharger l'offre (.zip)

Partitionnement de circuits pour plate-formes multi-FPGA

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Calcul Embarqué

Recherche opérationnelle, Optimisation

01-09-2020

SL-DRT-20-0941

francois.galea@cea.fr

Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)

Les FPGA sont aujourd'hui très utilisés pour le prototypage de circuits intégrés ou le développement d'accélérateurs matériels de calcul tels que des implémentations matérielles de réseaux de neurones profonds. Les circuits issus de ces thématiques peuvent devenir très grands en taille et nécessiter leur implémentation sur une plate-forme constituée de plusieurs FPGA fortement interconnectés. Le Laboratoire Environnement de Conception & Architecture du CEA LIST développe, dans le cadre de sa plate-forme logicielle de prototypage de circuit Prototem, un outil qui permet de partitionner un circuit électronique décrit sous la forme d'un hypergraphe en vue de son exécution sur une plate-forme multi-FPGA donnée. Il s'agit d'un partitionneur d'hypergraphes à ressources multiples, comparable aux outils de l'état de l'art que sont hMetis ou PaToH. L'objectif de cette thèse est d'adapter le problème académique du partitionnement d'hypergraphes aux objectifs posés par les concepteurs de circuits. Des modélisations plus adaptées devront être étudiés au regard de critères de performance établis, notamment au niveau de la fonction de coût. De nouveaux types de contraintes issues du métier devront être intégrées. Enfin, une modélisation de type placement statique tenant compte de contraintes liées à la plate-forme cible intégrant des problématiques de routage et de multiplexage de signaux devra être proposée.

Télécharger l'offre (.zip)

Voir toutes nos offres