Nos Stages par théme
Résultats / Travaux
Pour avoir une vision globale des actions de ressourcement menées à la DRT, vous pouvez télécharger les documents ici.
Matériaux >> Matériaux
86 propositions.
Optimization of the FDK reconstruction algorithm on GPU
The CIVA software is a simulation platform developed at CEA LIST for three NDT/NDE (non-destructive testing / non-destructive evaluation) techniques: ultrasonic, Eddy currents and X-ray imaging. The computed tomography module (CIVA tomo) includes the realistic simulation of the projection data and the reconstruction of the projections into a volume. The development of various reconstruction algorithms is an important subject of our laboratory. The FDK algorithm [1] plays an important role in this field as a reference for the analytical reconstruction algorithms. In this context we aim to optimize our implementation of the algorithm by transferring the computation load onto GPUs. In a first phase the direct transfer of the existing code onto the GPU architecture should be done through CUDA. Then a transfer to GPU through OpenCL will be evaluated. The third phase will consist of the actual optimization of the code in order to improve the computation time and to reduce the memory load. All the results will be validated against the existing code and the outcome will be evaluated through benchmarks. [1] L.A. Feldkamp, I.C. Davis, J.W. Kress. Practical cone-beam algorithm. J. Opt. Soc. Am. A, 1(6):612 - 619, 1984.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Optimization of the FDK reconstruction algorithm on GPU
The CIVA software is a simulation platform developed at CEA LIST for three NDT/NDE (non-destructive testing / non-destructive evaluation) techniques: ultrasonic, Eddy currents and X-ray imaging. The computed tomography module (CIVA tomo) includes the realistic simulation of the projection data and the reconstruction of the projections into a volume. The development of various reconstruction algorithms is an important subject of our laboratory. The FDK algorithm [1] plays an important role in this field as a reference for the analytical reconstruction algorithms. In this context we aim to optimize our implementation of the algorithm by transferring the computation load onto GPUs. In a first phase the direct transfer of the existing code onto the GPU architecture should be done through CUDA. Then a transfer to GPU through OpenCL will be evaluated. The third phase will consist of the actual optimization of the code in order to improve the computation time and to reduce the memory load. All the results will be validated against the existing code and the outcome will be evaluated through benchmarks. [1] L.A. Feldkamp, I.C. Davis, J.W. Kress. Practical cone-beam algorithm. J. Opt. Soc. Am. A, 1(6):612 - 619, 1984.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Adaptation des comportements d'un robot à l'environnement.
Depuis plusieurs années le CEA développe des compétences sur la conception de robots, leur commande et leur supervision. Au cours des années précédentes un générateur de plan d'action a été mis en place ainsi qu'une représentation des connaissances a été établie. Ce stage est une contribution à rendre la génération de plan d'action automatique c'est-à-dire générer le plan d'action en fonction de l'interprétation de l'état courant issus du raisonnement de la représentation des connaissances. Le développement de cette fonction s'inscrit dans le cadre de la Compréhension dynamique du contexte pour l'aide aux opérateurs en robotique. Pour la mise en ?uvre de cette fonctionnalité, le stage s'appuiera sur la programmation par contrainte : Planning Domain Definition Language (pddl domaine ; pddl problème) et sur la manière de générer des plans d'action. On utilisera les outils :· Robot d'assistance SAM (Smart Autonomous Major-domo)· Environnement logiciel Aviso Ces tâches seront mises en ?uvre sur le robot SAM, mobile sur lequel est installé un bras manipulateur adapté au besoin des personnes handicapées. Le stage comportera trois étapes : état de l'art, recherche, implémentation, tests et validation des méthodes employées. Les algorithmes utilisés seront codés en C++ et insérés dans les codes sources du laboratoire. Selon l'innovation et les résultats, possibilité de proposition de publication.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'un plugin Frama-C d’aide à l’élaboration de la pré-condition
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l'automobile, de l'aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Palaiseau (Essonne), développe des outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. Le LSL a développé la plateforme Frama-C (frama-c.com) d'accueil d'outils d'analyse de code source C, ainsi que différents outils d'analyse statique et dynamique sous forme de plugins de cette plateforme. Objectifs du stage : L'objectif du stage est de développer un plugin Frama-C pour aider les utilisateurs à formuler la pré-condition de la fonction C à analyser. Ce plugin servira notamment à l'outil de génération automatique de cas de test PathCrawler. PathCrawler est un plugin de Frama-C qui dispose actuellement de sa propre IHM graphique pour l'élaboration de la pré-condition, voir pathcrawler-online.com. Le plugin à développer permettrait de remplacer cette IHM dans le cas d'analyses effectuées par une collaboration entre PathCrawler et un autre plugin de Frama-C. Dans un premier temps, le nouveau plugin aurait une IHM purement textuelle.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'un démonstrateur de génération de tests pour compléter la couverture du code source
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l'automobile, de l'aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Palaiseau (Essonne), développe des outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé PathCrawler, permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide de la programmation logique par contraintes. Objectifs du stage : L'objectif du stage est de développer un démonstrateur d'une application de PathCrawler souvent évoquée par des utilisateurs potentiels. Il s'agit d'utiliser PathCrawler pour compléter la couverture d'un jeu de tests existant. Etant données le code sous test et un jeu de tests, il faudrait générer des tests supplémentaires permettant de satisfaire un critère de couverture du code source. Il s'agit de concevoir, d'implémenter et de tester:l La saisie d'un jeu de tests existantl La modification de la stratégie de résolution des contraintes pour prendre en compte ces testsl Les extensions nécessaires de l'interface utilisateur.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mise en conformité OSLC et REST d’un service de test de logiciels
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l'automobile, de l'aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Palaiseau (Essonne), développe des outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé PathCrawler, permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide de la programmation logique par contraintes. Cet outil existe sous la forme d'un service web : PathCrawler-online.com. Le client soumet le code source à tester et le service propose un formulaire dans une page web lui permettant de définir les paramètres de test. Les cas de test sont automatiquement générés et exécutés par le serveur, qui affiche les résultats sur des pages du site web. Objectifs du stage : L'objectif du stage est d'assurer la mise en conformité OSLC et REST du service web PathCrawler-online. D'une part, il faudrait définir les entrées/sorties de PathCrawler-online sous forme de ressources OSLC. D'autre part, il faudrait définir des requêtes REST permettant de communiquer avec PathCrawler-online sans passer par les interfaces homme-machine graphiques actuelles. Ensuite, il faudrait réaliser les transformations des données dans les formats définis, les intégrer à PathCrawler-online et les valider. La réalisation d'une bonne documentation, en anglais, sera indispensable.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement de fonctionnalités d’IHM pour un outil de test
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l'automobile, de l'aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Palaiseau (Essonne), développe des outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé PathCrawler (pathcrawler-online.com), permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide de la programmation logique par contraintes. Objectifs du stage : L'objectif du stage est de développer plusieurs utilitaires afin d'appuyer des méthodologies nouvelles d'utilisation de PathCrawler. Ces méthodologies nécessiteraient la manipulation des données en entrée et en sortie de PathCrawler. Par exemple: - comparer 2 suites de test et faire apparaître les chemins couverts par les deux suites et ceux qui ne sont couverts que par une suite ou l'autre,- exécuter un cas de test en transformant ses données d'entrée en pré-condition utilisée lors d'une séance ultérieure de génération de test,- transformer un prédicat de chemin partiel en pré-condition.Les entrées/sorties sont codées en XML alors il faut réaliser des utilitaires de transformation de fichiers XML, à l'aide d'XSLT, pour effectuer ces traitements des données. Il faudrait étudier aussi la visualisation des fichiers produits par les utilitaires, en les transformant en fichiers HTML et en se basant sur la visualisation des sorties déjà effectuée par PathCrawler. Le stage sera géré comme un petit projet de développement en passant par les phases exigences, conception, codage, validation, documentation.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude comparative des performances des générateurs automatiques de tests
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l'automobile, de l'aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Palaiseau (Essonne), développe des outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé PathCrawler (pathcrawler-online.com), permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide de la programmation logique par contraintes. Objectifs du stage : L'objectif du stage est de rassembler un ensemble de benchmarks pertinents pour la génération de tests structurels de code C et d'appliquer PathCrawler, ainsi que des outils comparables, à ces benchmarks. Il s'agit de faire une recherche d'exemples de code source C issus de la littérature du domaine, de récupérer ces exemples et d'effectuer d'éventuelles modifications et configurations pour les préparer au traitement par PathCrawler. En même temps, il faudrait récupérer, installer et mettre en ?uvre au moins deux outils du domaine public comparables à PathCrawler. Finalement, il faudrait appliquer PathCrawler et les autres outils à tous les benchmarks et présenter les résultats.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d’une « jauge carbone » sur Smartphone
Cadre du stage : L'énergie est un des enjeux majeurs du 21ème siècle.Malgré des engagements déjà pris au niveau européen (par ex. le « 3x20 ») ou mondial (protocole de Kyoto), la part de la production mondiale d'énergie primaire ne vas pas cesser de croître : elle a été multipliée par 2 entre 1973 et 2010 et devrait croitre encore de +34% d'ici 2035.De plus, l'énergie va rester fortement carbonée. Ainsi, la part d'énergie fossile (pétrole, charbon, gaz), qui représente 81 % en 2011 ne devrait que légèrement diminuer d'ici 2035, pour passer à 75%, et ce malgré le développement des énergies renouvelables.Les conséquences sont · d'une part, des tensions sur le marché de l'énergie, avec un accès de plus en plus difficile et donc un prix de plus en plus élevé, · d'autre part, une augmentation des émissions de CO2 (+20% prévu en 2035) et un réchauffement climatique plus fort que prévu (+3.5 °C prévu à l'horizon 2100). Pour faire mentir ces sombres perspectives, il est nécessaire de diminuer la consommation d'énergie, par exemple celle liée au transport qui représente 30% de la consommation totale (et génère 30% des émissions de CO2). Diminuer une grandeur nécessite tout d'abord d'être capable d'évaluer cette grandeur.Le but de ce stage est de développer un outil pour mesurer la consommation d'énergie liée au domaine du transport. Travail demandé : L'objectif du stage est de développer une application sur smartphone (iOS Apple ou Android) permettant de mesurer la consommation d'énergie et les émissions de CO2 associées d'une personne liée à tous ses déplacements.L'idée est d'utiliser les différents capteurs présents dans le smartphone (accéléromètre, magnétomètre, gyromètre, GPS, capteur de présence,...) pour · détecter de façon automatique le mode de transport (marche à pied, course, vélo, métro, train, bus, voiture, avion,...)· calculer la distance parcourue· estimer la consommation d'énergie et les émissions de CO2.· Présenter toutes ces informations à l'utilisateur sous la forme d'une IHM sympathique. Le travail demandé est donc :· développer une 1ère application permettant de recueillir les signaux bruts des différents capteurs, puis valider ces capteurs, à l'aide de capteurs de référence disponible au laboratoire.· Réaliser une campagne de mesure pour les différents modes de transport, puis mettre au point un algorithme permettant de détecter de façon automatique ces différents modes.· Mettre au point un algorithme qui estime le déplacement (trajectoire 3D)· Développer les briques de calculs permettant d'estimer l'énergie et le CO2 émis à partir de la connaissance du mode de transport et du déplacement.· Intégrer l'ensemble dans une belle IHM Connaissances requises : · Programmation objet : Objective C sous iOS et C, C++, Java sous Android.· Utilisation de signaux capteurs : accéléromètre, GPS, magnétomètre,…· Traitement du signal sous Matlab : classification, apprentissage supervisé, réseaux de neurones, SVM,…
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude du comportement mécanique bi-axial d'un matériau granulaire absorbant l'hydrogène
Dans le cadre de l'utilisation de l'hydrogène comme vecteur énergétique du futur, une fonctionnalité majeure est le stockage de l'hydrogène. Trois méthodes existent actuellement dont deux technologies matures, le stockage en bouteilles pression et le stockage liquide. La troisième possibilité est le stockage dans des matériaux dits hydrures. Cette technologie est développée au Département des Technologies Biomasse et Hydrogène du LITEN pour ses avantages en termes de sécurité et sa bonne capacité volumique qui sont entre autres intéressants pour des applications embarquées (engins de chantier, bateaux, sous-marins…). L'hydruration du matériau est un processus thermodynamique de changement de phase exothermique, qui s'accompagne d'un gonflement du matériau lors de l'absorption de l'hydrogène. La gestion des effets thermiques et mécaniques est un point clé des réservoirs en particulier en termes de cinétiques, de cyclabilité et de sécurité. Le sujet de stage porte à la fois sur la réalisation d'essais de caractérisation mécanique d'un matériau hydrure sous hydrogène sur un banc nouvellement monté au laboratoire LTH et à la modélisation du comportement de l'hydrure. Le banc permet entre autres la visualisation du gonflement de l'hydrure absorbant l'hydrogène. Avant réalisation des essais, il reste à finaliser les procédures de fonctionnement (sous Labview). Ces essais constituent une première dans ce domaine, en particulier sous des conditions d'hydrogénation. Le chargement est bi-axial, c'est-à-dire qu'il est possible de solliciter un petit volume de poudre sous hydrogène de manière isostatique ou/et déviatoire, et de mesurer par méthode optique sa déformation globale. L'interprétation des résultats se fera grâce à la simulation par éléments finis ou discrets.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Vérification combinée par preuve et test structurel d'un module critique d'hyperviseur de Cloud
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l’automobile, de l’aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Saclay (Essonne), développe les outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé Frama-C, permet d'utiliser l'analyse statique pour calculer les valeurs des possibles des variables à chaque point de programme, trouver des menaces d'erreurs à l'exécution, prouver des propriétés du programme, etc. Un autre outil, nommé PathCrawler, permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide d'un solveur de contraintes. Un prototype d'hyperviseur de Cloud sécurisé appelé Anaxagoros a été développé par un autre laboratoire du CEA LIST. Objectifs du stage : Ce stage vise à vérifier des algorithmes extraits des composants critiques de systèmes d'exploitation (ou d'hyperviseurs de Cloud) à l'aide des méthodes formelles (preuve de programmes, analyse de valeurs) et de test structurel. Un des composants critiques à vérifier, le service de mémoire virtuelle, permet d'allouer la mémoire dynamiquement, créer, modifier et détruire des objets systèmes tels que les domaines, les threads, etc. Un autre exemple de module critique nécessitant une vérification formelle est le module de contrôle d'accès basé sur un mécanisme de capacités. Les algorithmes seront spécifiés et prouvés à l'aide des greffons de preuve de Frama-C. Le prototype Anaxagoros sera utilisé comme point de départ des travaux. Le test structurel avec PathCrawler sera utilisé pour la validation des parties du code qui ne pourront pas être entièrement prouvées. Ce stage permettra au stagiaire de découvrir divers outils de vérification de logiciels et les technologies utilisées, les appliquer à la vérification d'un cas d'étude réel, et d'acquérir ainsi des compétences de plus en plus demandées par les entreprises. Il existe des possibilités de continuer en thèse au CEA après le stage. Références [1] F. Loulergue, F. Gava, N. Kosmatov, M. Lemerre, Towards Verified Cloud Computing Environments, In HPCS, pages 91-97, IEEE, 2012 [2] M. Lemerre, N.Kosmatov, C.Alec. Verified secure kernels and hypervisors for the cloud. In C&ESAR 2012, pages 89-104, France, 2012
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Interactions entre composants sur la base d'un middleware existant
Contexte:- Ingénierie dirigée par les modèles (IDM) pour les systèmes temps-réel embarqués.- Environnement de développement des systèmes à base de composants.- Les travaux s’appuieront sur des outils développés dans le laboratoire dont en particulier un outil de transformation et exécution des modèles UML appelé Qompass Designer, intégré avec le modeleur UML open source Papyrus (http://www.eclipse.org/papyrus). La génération de code dans cet outil est basé sur un générateur de code open source (http://www.eclipse.org/acceleo). Pour permettre d’isoler la logique métier des aspects liés à l’infrastructure d’exécution, Qompass Designer introduit les concepts de container et d’interaction component. e dernier offre une grande flexibilité dans l'implémentation des interactions en fonction des contraintes de l'application (efficacité, faible empreinte mémoire, etc.).L'objectif de ce stage est la réalisation de composants d'interactions s’appuyant sur des middleware existants. Plusieurs patterns d'interaction seront explorés, en particulier un composant d'interaction partagé par plusieurs consommateurs, un composant d'interaction répliqué, etcDans ce contexte, le sujet propose la réalisation des composants d’interaction sur plusieurs technologies d’évaluation et comparaison, dont en particulier le middleware ZeroMQ (http://www.zeromq.org/) et DDS (http://dds.omg.org/).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mesure de ressemblance ou dissemblance pour des règles expertes floues utilisant des prémisses hétérogènes
Le Commissariat à l'Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d'Orsay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) vise les systèmes intelligents numériques. Dans cet institut, le LIMA (Laboratoire Informations Modèles et Apprentissage) développe des solutions mathématiques et informatiques orientées pour l'utilisateur. Dans le cadre d'un travail effectué pour l'identification d'événements sismiques, nous avons mis en ?uvre des systèmes experts flous. Ces derniers sont appris par apprentissage statistique sur des données hétérogènes (date, magnitude, latitude, longitude et heure). Nous voudrions disposer d'un indice capable de mesurer la ressemblance ou la dissimilarité entre deux distributions obtenues lors d'une mise à jour. L'idée est de savoir dans quelle mesure une mise à jour propose des règles floues différentes de l'ancien système. Un premier travail de réflexion a été entamé dans la thèse « Discrimination automatique à base de connaissances expertes d'événements sismiques » (L. Cornez 2007 ENSAE) mais les indices proposés ne sont pas entièrement satisfaisants. D'autres propositions plus spécifiques aux ensembles flous sont étudiées dans la littérature. Une première partie du travail consistera à comparer une règle à un ensemble de règles, puis un ensemble de règles à un autre ensemble de règles. L'objectif de ce stage sera de faire un tour d'horizon des métriques disponibles et de les mettre en pratique sur un cas de données réelles. Profil de candidature : bac+5 en mathématiques, le candidat devra avoir de solides connaissances en mathématiques (en option probabilités ou systèmes experts flous), les implémentations pour tests pourront se faire en C# ou Matlab. Informations complémentaires : durée du stage 6 mois (prévoir 2 mois de délai administratif), rémunération à partir de 700 euros en fonction du profil. Contact : Laurence CORNEZ CEA Saclay DRT/LIST/DCSI/Laboratoire Informations, Modèles et Apprentissage Bat 565 PC 192 91191 Gif sur Yvette laurence.cornez@cea.frhttp://www.cea-technologies.com/articles/article/9305/fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
tude de l’influence du traitement du signal sur la forme des spectres en énergie obtenus par spectrométrie X et bêta
Le laboratoire National Henri Becquerel (LNHB) est le laboratoire national de métrologie des rayonnements ionisants dont l'objectif fondamental est d'assurer la cohérence des mesures en Becquerel (Bq) et en Gray (Gy) aussi bien sur le plan national que sur le plan international. L'une de ses missions est d'améliorer la connaissance des radionucléides usuels en développant notamment des détecteurs cryogéniques pour la spectrométrie X et bêta. Ces détecteurs fonctionnent à très basse température (~ 20 mK) ce qui leur permet d'atteindre d'excellentes résolutions en énergie.Chaque particule absorbée par le détecteur délivre une impulsion associée au bruit de la chaîne de mesure. L'application du traitement numérique du signal sur le signal brut doit permettre de détecter les impulsions et de déterminer le plus précisément possible l'énergie correspondante aux particules absorbées afin de tracer leur spectre en énergie. Ce traitement est d'une importance cruciale car d'une part la résolution en énergie en dépend et d'autre part il peut déformer le spectre; ce qui est problématique puisque cela entraîne des erreurs systématiques sur les résultats finaux issus de l'analyse des spectres. Le but du stage est d'étudier l'influence du traitement du signal sur la forme des spectres. Pour cela il comporte les étapes suivantes:1 - Simulation Monte Carlo du spectre en énergie absorbé par le détecteur à partir du schéma de désintégration du radionucléide.2 - Simulation d'un enregistrement composé d'impulsions associées au bruit du détecteur. Les impulsions sont temporellement distribuées selon le caractère aléatoire de la désintégration radioactive et leur amplitude est distribuée selon le spectre en énergie absorbé simulé.3 - Obtention du spectre en énergie traité avec le logiciel Matlab par traitement numérique de l'enregistrement simulé créé précédemment.4 - Comparaisons entre le spectre absorbé et le spectre traité pour différents types d'enregistrement et différents types de traitements du signal pour définir un traitement qui ne déforme pas le spectre. 5 - Application du traitement choisi sur les enregistrements expérimentaux et comparaison entre le spectre expérimental et le spectre simulé. Cette étude devra permettre de définir le traitement du signal qui ne déforme pas les spectres en énergie tout en préservant la résolution en énergie pour ensuite l'appliquer de façon sûre aux enregistrements expérimentaux.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse fine des signaux de spectroscopie d’impédance
Dans le cadre d'une gestion intelligente des accumulateurs électrochimiques pour des applications de type véhicule électrique et énergies renouvelables intermittentes, le L.S.E utilise des méthodes de diagnostic se basant sur l'analyse du comportement du système soumis à des sollicitations périodiques permettant d'évaluer l'impédance de la batterie. Ces méthodes s'inspirent de la spectroscopie d'impédance qui est une technique classique d'analyse des systèmes électrochimiques. Des méthodes d'analyse plus complexes existent de manière à réduire le temps de mesures ; pour ce faire des signaux de spectre plus larges sont utilisés tels que les signaux multi-sinus ou les signaux carrés. Le laboratoire possède plusieurs types d'impédancemètre dans une large gamme de courant permettant une mesure d'impédance satisfaisante sur des batteries de capacité variable. La gamme de fréquences classiquement utilisée est de 20 kHz à quelques mHz. Le désavantage de ce type de matériel est de ne pouvoir enregistrer que le résultat du traitement des signaux d'entrée et de sortie. Il n'est donc pas possible d'évaluer la qualité des signaux (modulation) et du traitement des signaux permettant de calculer le gain et la phase de l'impédance. Ce type d'information sera susceptible de fournir des informations complémentaires sur les phénomènes de non linéarités observées dans le comportement des batteries.Ce stage vise :- à équiper une voie d'impédancemètre d'un système de mesure additionnel permettant d'enregistrer les signaux de courant et de tension avec une fréquence d'acquisition suffisante ;- à évaluer différentes méthodes de traitement de signal permettant d'extraire le gain et la phase de l'impédance de la batterie. Le lieu de ce stage étant le centre du CEA au Bourget du Lac
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Vérification formelle d'un module critique d'OS
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l’automobile, de l’aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Saclay (Essonne), développe les outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé Frama-C, permet d'utiliser l'analyse statique pour calculer les valeurs des possibles des variables à chaque point de programme, trouver des menaces d'erreurs à l'exécution, prouver des propriétés du programme, etc. Un prototype de système d'exploitation (OS) sécurisé appelé Anaxagoros a été développé par un autre laboratoire du CEA LIST. Objectifs du stage : Ce stage vise à vérifier formellement des algorithmes extraits des composants critiques de systèmes d'exploitation (ou d'hyperviseurs de Cloud) à l'aide des méthodes formelles (preuve de programmes, analyse de valeurs). L'exécution de ses systèmes pouvant être parallèle (e.g. sur un processeur multi-coeur), la vérification devra prendre en compte ce parallélisme. Un des composants critiques à vérifier, le service de mémoire virtuelle, permet d'allouer la mémoire dynamiquement, créer, modifier et détruire des objets systèmes tels que les domaines, les threads, etc. Un autre exemple de module critique nécessitant une vérification formelle est le module de contrôle d'accès basé sur un mécanisme de capacités. Le prototype sera prouvé à l'aide des outils de preuve automatique ou interactifs adaptés (les greffons de preuve de Frama-C, l'assistant de preuve Coq, etc.) Le prototype Anaxagoros sera utilisé comme le point de départ des travaux. Ce stage permettra au stagiaire de découvrir divers outils de vérification de logiciels et les technologies utilisées, les appliquer à la vérification de programmes parallèles, et d'acquérir ainsi des compétences de plus en plus demandées par les entreprises. Il existe des possibilités de continuer en thèse au CEA après le stage. Références [1] F. Loulergue, F. Gava, N. Kosmatov, M. Lemerre, Towards Verified Cloud Computing Environments, In HPCS, pages 91-97, IEEE, 2012 [2] M. Lemerre, N.Kosmatov, C.Alec. Verified secure kernels and hypervisors for the cloud. In C&ESAR 2012, pages 89-104, France, 2012
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Improving controllability in an offline testing algorithm
Using formal methods to generate test cases has been widely studied in the frame of Model Based Testing. In the domain of reactive systems, models are often given as labelled transition systems which describe the expected sequences of input and output data (called traces). Real executions of the System Under Test (SUT) can also be seen as traces. Testing an SUT comes to interact with it to build traces which are analyzed regarding to its model to provide verdicts. In black box testing, an SUT is often hardly controllable at the test execution phase, typically because, for the sake of abstraction, its reference model may include non-deterministic situations (i.e. after a given trace, several outputs may occur). For this reason, when dealing with automatic test case generation, approaches in which inputs to be sent to the SUT are computed on-the-fly are very popular: they permit to stimulate it in a flexible manner depending on observed SUT executions, and depending on the goal of the testing process in terms of behaviours to cover. Such approaches are often qualified as online testing. The other alternative consists in computing the full input sequence; submitting the sequence to the SUT; storing the output sequence of the SUT during the execution phase; computing a posteriori a verdict by analyzing the trace resulting from the merge of input and output sequences. Such approaches, qualified as offline testing ones, have several advantages. First, computed input sequences can be stored and later translated into several formats, in particular to become compatible with various home made test benches in different industrial contexts. This allows one to avoid the intertwining (unavoidable in on-line approaches) of the test generation/test execution/verdict computation processes, which may be technically hard to achieve. Second, tests can be replayed as many times as desired which makes offline methods particularly well-adapted for non-regression testing. Third, by construction, no constraint solving delays can interfere with the test data execution. To sum up, offline testing eases the deployment of input sequences in the test environment and enables their reuse. At CEA LISE laboratory, we have developed an offline model based testing algorithm for real time systems ([BGLE12]) based on the conformance relation tioco ([KT04]). This has been done by extending previous works on model based testing ([GAS06]) based on symbolic execution techniques, initially in an untimed framework. The objective of the internship is to improve existing selection techniques of input sequence, in order to increase controllability at the test execution phase. Results of the internship will be implemented in the Diversity testing tool of CEA LISE. [KT04] M. Krichen and S. Tripakis. Black-box time systems. In Proceedings of the International SPIN Workshop Model Checking of Software. Springer, 2004. [GAS06] Christophe Gaston, Pascale Le Gall, Nicolas Rapin, Assia Touil, “Symbolic execution techniques for test purpose definition”, Testing of Software and Communicating Systems: 18th IFIP TC 6/WG 6.1 International Conference, TestCom 2006. Lecture Notes in Computer Science. [BGLE12] Boutheina Bannour, Christophe Gaston, Pascale Le Gall and José Pablo Escobedo, Off-line test case generation for timed symbolic model-based conformance testing, 24th IFIP Int. Conference on Testing Software and Systems: ICTSS'12, November 19-21 2012. Springer.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mixing timing constraint solving with symbolic execution techniques
Real time systems are systems in which the respect of timing constraints on computations is as important as the results of computations. The problem of analyzing time constraints for such systems has been studied for several years mainly in relation with the formalism of timed automata ([AD94]). Time automata are transition systems labelled by timing constraints over time variables (called clocks). Among techniques to solve such constraints, we can cite techniques based on regions or zones ([ACD93], [YPD94], [HNSY94]…). Those techniques are resolution techniques specific to time. As such, they are often more efficient than considering clock values simply as real numbers in general purpose solvers. At the LISE laboratory, we have developed symbolic execution techniques for labelled transition systems with data represented in a symbolic manner, and we have adapted those techniques to handle constraints of timed automata ([EGL11], [BGLE12]). The purpose of the internship is to study the state of the art techniques in solving timing constraints with a particular emphasis on techniques based on regions or zones. The internship will be continued by studying how to integrate a selected relevant technique for timing constraint solving into a symbolic execution based testing algorithm. Implementations will be conducted as an extension of the symbolic execution tool Diversity developed at CEA LIST. [AD94] Rajeev Alur and David L. Dill. A theory of timed automata. Journal of Theoretical Computer Science, 126(2):183 -235, 1994. [ACD93] Rajeev Alur, Costas Courcoubetis, and David L. Dill. Model-checking in dense realtime. Journal of Information and Computation, 104(1):2 -34, 1993. [YPD94] Wang Yi, Paul Petterson, and Mats Daniels. Automatic verification of real-time communicating systems by constraint-solving. In Proceedings, Seventh International Conference on Formal Description Techniques, pages 223 -238, 1994. [HNSY94] Thomas A. Henzinger, Xavier Nicollin, Joseph Sifakis, and Sergio Yovine. Symbolic model checking for real-time systems. Journal of Information and Computation, 111(2):193 -244, 1994. [EGL11] José Pablo Escobedo, Christophe Gaston, Pascale Le GALL P. Timed Conformance Testing for Orchestrated Service Discovery. 8th International Symposium on Formal Aspects of Component Software: FACS 2011, September 14-16 2011. Springer [BGLE12] Boutheina Bannour, Christophe Gaston, Pascale Le Gall and José Pablo Escobedo, Off-line test case generation for timed symbolic model-based conformance testing, 24th IFIP Int. Conference on Testing Software and Systems: ICTSS'12, November 19-21 2012. Springer
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Model based approach to manage dynamic reconfiguration in smart grid applications
The main expected value of Smart grids is to improve the use of energy resources by providing a more resilient and reliable infrastructure. The main functions of grids is to manage the interactions between generation, storage and consumption of electrical power in order to increase customer participation and their interactions with the overall grid [1].The applicative context of smart grid will be provided through a collaborative project with industrials of the domain: the Energy Positive IT project. The aim of the project is to provide an information system to optimize energy consumption in an eco-district and provide various services to consumers. These services includes as for example information on consumption of various resources, information about the cost of resource consumption, notification of decisions to decrease the energy consumption. This service-oriented information system must be available for very long period and thus should be able to adapt to changes in the environment: for instance new sensors or storage devices might be added or replaced while the system as a whole continues to run. The laboratory LISE ("Model Driven Engineering Laboratory for Embedded and Real-time Systems") examined systems which have a certain number of known configurations. Transitions between these, i.e. executing a reconfiguration, have to respect timeliness [2]. The work of this master training will extend the results, being more oriented to dynamic changes that have not been planned at development time. Heterogeneity will be addressed by using an existing component-based framework (developed by the laboratory) based on components, containers and connectors that abstract from OS and communication protocols. This framework also supports deployment for static systems and has to be extended for dynamically adapted systems. In this context, the candidate will:· Propose a solution to model the configurations (architecture) of the system without the need to specify all the possible configurations beforehand (for example using SPL [3] to describe the variability of the system without enumerating all the products).· Propose an adaptation engine that will select, test and validate an adaptation scenario on the model, before actually performing the adaptation on the running system.[1] Massoud Amin, S.; Wollenberg, B.F., "Toward a smart grid: power delivery for the 21st century," Power and Energy Magazine, IEEE, vol.3, no.5, pp. 34- 41, Sept.-Oct. 2005[2] Boukhanoufa, M. L.; Radermacher, A.; Terrier F.; Offline validation of real-time application constraints considering adaptation rules, 8th IEEE International Conference on Embedded Software and Systems (ICESS-11), Changsha, China, November 16-18, 2011[3] Patrick Tessier, David Servat, Sébastien Gérard: Variability Management on Behavioral Models. VaMoS 2008: 121-130
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Génération de tests structurels pour des critères avancés
web : http://sebastien.bardin.free.fr Contexte : Le test est la méthode principale de vérification et validation du logiciel [1]. C'est une activité coûteuse dont l'un des points clés est la synthèse de données d'entrée du programme permettant de couvrir certains objectifs de test. L'exécution dynamique symbolique (DSE) [2,3] permet à partir du code source d'un programme de générer automatiquement des jeux de tests atteignant une couverture structurelle du code très élevée. Ceci permet d'envisager des procédés de test du logiciel massifs et complètement automatisés. Cependant la méthode DSE n'est utilisée pour le moment qu'avec des critères de tests assez pauvres, typiquement la couverture des branches ou des instructions du programme. Des critères plus intéressants (en terme de détection de fautes) sont par exemple les critères de mutation ou des critères logiques avancés comme MCDC [1]. Sujet : Nous développons actuellement au CEA un critère de test puissant et versatile, la couverture de labels, capable d'émuler une grande partie des autres critères de tests. Le but de ce stage est de réaliser l'intégration de ce critère au sein de l'outil PathCrawler [3] et de la plate-forme de vérification Frama-C [4]. Les travaux prévus sont les suivants : (1) concevoir et réaliser des modules d'annotation automatique de programmes, qui à partir d'un programme C et d'un critère de test connu, retourne le programme C annotés avec des labels émulant le critère voulu; (2) assurer l'interfaçage avec l'outil PathCrawler, par exemple en retournant les couvertures atteintes par les jeux de tests générés par PathCrawler ; (3) profiter des services d'analyse statique de Frama-C pour optimiser le processus de couverture des labels, par exemple en détectant des labels insatisfiables. L'étudiant devra par ailleurs évaluer son implémentation, à la fois en termes de correction des mesures obtenues et d'efficacité. Références. [1.] P. Ammann, J. Offutt. Introduction to Software Testing. 2008. [2.] P. Godefroid, N. Klarlund, K. Sen. DART : Directed Automated Random Testing. In PLDI 2005. %ACM. [3.] N. Williams, B. Marre, P. Mouy. On-the-Fly Generation of K-Path Tests for C Functions. In ASE 2004. %IEEE. [4.] http://frama-c.com/
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude d’algorithmes d’optimisation d’architectures système en présence d’impératifs de sûreté de fonctionnement.
Etude d’algorithmes d’optimisation d’architectures système en présence d’impératifs de sûreté de fonctionnement Context:Le stage s'effectuera au sein du laboratoire LISE (Laboratoire d'Ingénierie dirigée par les modèles pour les Systèmes Embarqués. Ce laboratoire possède une longue expérience dans le domaine de l'ingénierie Dirigée par les modèles (modélisation UML/SySML, MARTE) en particulier dans le domaine des systèmes temps réel embarqués. Il est à l'origine de l'environnement Papyrus [1], un atelier de modélisation UML/SysML [2], projet open source Eclipse. Le stagiaire sera intégré à une équipe spécialisée en sûreté de fonctionnement. Il s’agira ici de construire des applications correctes par construction par application de patrons de conception sécuritaires. Dans ce contexte nous recherchons une solution optimale ou near-optimale. Nous nous appuyons sur un autre axe du laboratoire qui porte sur les aspects analyse, optimisation et validation d'architectures. Description:Lors de la conception de systèmes critiques, différents choix de solutions d’architectures peuvent être envisagés pour répondre aux exigences de sûreté de fonctionnement (SdF). On cherche à trouver parmi les solutions possibles celles qui offrent les meilleurs compromis vis-à-vis des autres critères habituels d’évaluation d’architecture. L’outil Qompass intégré à l’environnement Papyrus, et développé au sein du laboratoire permet d’effectuer de telles études d’optimisation multi-critères (contraintes temporelles, ressources, coûts, performances…) à partir de modèles de systèmes SySML/MARTE. L’objet du stage est d’évaluer la faisabilité d’utilisation de cet outil pour prendre en compte des recommandations de sûreté de fonctionnement ayant un impact notable sur la structure de l’architecture par intégration de patrons de mécanismes de SdF (intégration de redondance, de diversification, de barrières, etc…). L’objectif est de permettre d’évaluer l’impact de l’application de ces différents patrons sur la future architecture. Le candidat, après une prise en main de l’outil et une formalisation du problème, étudiera différents algorithmes possibles, qu’il implémentera ou intégrera dans l’outil. Il effectuera une analyse critique des résultats expérimentaux obtenus et proposera des solutions d’évolution de l’outil. Références:[1] Papyrus web page, available at: http://www.eclipse.org/modeling/mdt/papyrus/[2] Object Management Group. OMG Systems Modeling Language (OMG SysML), 1st Sept. 2007.[3] J. A. Estefan, “Survey of Model-Based Systems Engineering (MBSE) Methodologies,” Rev A, Incose MBSE Focus Group, May 2007.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Portage d'applications sur une architecture multiprocesseurs sur puce et validation sur démonstrateur silicium
Rattaché au département conception du CEA-LETI, le LISAN (Laboratoire Intégration Silicium et Architecture Numérique) développe et conçoit des systèmes sur puces (SoC) innovants à base d'architectures multiprocesseurs intégrant des réseaux de communication (NoC) distribué.L'objectif de ce stage est de travailler sur une nouvelle architecture appelée GENEPY développée au LISAN. GENEPY intègre 4 clusters composés chacun de 2 processeurs de traitement du signal (DSP) et d'un processeur de contrôle (MIPS). Les 4 clusters sont connectés en réseau et incluent de la mémoire embarquée pour le stockage des données et des programmes de traitement.Le stagiaire devra dans un premier temps prendre en main l'environnement de simulation et la chaîne d'outils de programmation. Par la suite, le stage aura pour objectif de porter des applications sur l'architecture et valider les performances obtenues. Cette validation se fera en simulation mais également sur des cartes de prototypage intégrant le circuit GENEPY. La mise en place de moyens d'instrumentation de la carte, le développement de logiciel embarqué fera également partie des activités réalisées durant ce stage.Le stage se déroulera dans les locaux de MINATEC (Grenoble).Mots clés: Modélisation et simulation d'architecture numérique, évaluation et validation de performance, applications embarquées distribuées.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Génération automatique d'exploits à partir de traces d'erreurs
Assurer la sécurité informatique des infrastructures numériques est un enjeu crucial. Un des points clés est de s'assurer que le logiciel ne contient pas de faille exploitable. Les techniques de vérification automatique de programme, initialement développées pour assurer la sûreté, sont depuis peu adaptées aux besoins de la sécurité. Le problème est que, si ces méthodes permettent effectivement de trouver des bugs, ceux-ci ne sont pas forcément pertinents en termes de sécurité (pas exploitables). Le thème général du stage est l'analyse de l'exploitabilité d'un bug, à partir d'une trace menant à ce bug. Nous nous situons dans le cadre où un bug a déjà été découvert (par fuzzing, remontée utilisateur ou autre) et où une trace (suite d'instructions assembleur) menant au bug est disponible. Nous supposons que cette trace ne permet pas d'exploiter directement le bug. Le but est de développer des méthodes automatiques pour classifier ``l'exploitabilité'' du bug découvert, en utilisant des techniques de vérification automatique pour essayer de ``généraliser'' la trace initiale en une trace effectivement exploitable. Le candidat devra dans un premier temps comprendre et s'approprier les travaux existants [2,4] pour réaliser un premier prototype. La technique proposée se base sur l'exécution symbolique et l'utilisation de solveurs SMT [3]. Les points cruciaux seront la modélisation sous-jacente du code bas niveau (le candidat pourra s'inspirer de [1]), le modèle d'exploitabilité retenu et la méthode de généralisation envisagée. Une fois ces bases maitrisées, le candidat devra étendre l'approche sur au moins un de ces aspects. Références [1] Bardin, S., Herrmann, P., Leroux, J., Ly, O., Tabary, R., Vincent, A.: The BINCOA Framework for Binary Code Analysis. In: CAV 2011. Springer, Heidelberg (2011) [2] Heelan, S.: Automatic generation of control-flow hijacking exploits for software vulnerabilities. Msc.~dissertation, University of Owford, 2009 [3] Kroening, D., Strichman, O.: Decision Procedures: An Algorithmic Point of View. Springer, 2008. [4] Miller, C., Caballero, J., Johnson, N., Gyunng Kang, M., McCamant, S., Poosankam, P., Song, D.: Crash Analysis with BitBlaze. In: BlackHat 2010.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse de programmes auto-modifiants
http : http://sebastien.bardin.free.fr/stages.html L'analyse statique de programmes vise, à partir d'une description du programme, à inférer automatiquement des propriétés vérifiées par celui-ci [3]. Les techniques standards d'analyse statique travaillent à partir du code source du logiciel, écrit par exemple en C ou Java. Pour le moment, ces approches considèrent que le programme à analyser est fixé une fois pour toute au début de l'analyse. Cependant, certaines applications essentielles en sécurité demandent d'être capable de traiter le cas de codes auto-modifiants, par exemple l'analyse de codes malveillants ou de programmes Javascript. Le thème général du stage est l'analyse statique de programmes auto-modifiants (SMP). Le candidat commencera par s'approprier les quelques travaux existants sur le sujet [1,2] afin d'en cerner les possibilités et limites, et devra réaliser une synthèse des sous-classes connues de SMP pour lesquelles on sait définir des techniques d'analyse statique (et idéalement identifier de nouvelles sous-classes). Les points de départ intéressants seront les notions de "domaine abstrait pour le code" [1] et de "vague" [2]. Le candidat devra ensuite implémenter une des techniques étudiées et l'expérimenter sur des programmes auto-modifiants. Références : [1] Dalla Preda, M., Giacobazzi, R., Debray, S.~K., Coogan, K., Townsend, G.~M.: Modelling Metamorphism by Abstract Interpretation. In: SAS 2010. Springer, Heidelberg (2010) [2] Guizani, W., Marion, J.-Y., Raynaud, D.: Analyse de programmes par traçage. In: Symposium sur la Sécurité des Technologies de l'Information et de la Communication (SSTIC) 2010. [3] Nielson, F., Nielson, H. R, Hankin, C.: Principles of Program Analysis. Springer, 1999.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse de codes binaires obfusqués
Site web : http://sebastien.bardin.free.fr/stages.html La sécurité logicielle est un problème majeure de la société de l'information, lesconséquences d'un système non sécurisé pouvant affecter aussi bien des individus (phishing,paiement non autorisé, etc.) que des compagnies (fuite d'informations confidentielles) ou desétats (attaques cybernétiques, virus stuxnet). Un des vecteurs d'attaque les plus privilégiésest l'utilisation de code malveillant (malware), tels que les virus ou les vers [4]. La contre-mesure classique consiste à détecter le malware par des techniques de signature syntaxique [4](comparaison octet par octet de portions du code à analyser avec la “signature” de malwareconnus), puis à l'éradiquer. Cependant cette approche est très simple à contourner en utilisantdes méthodes d'obfuscation (modifications automatiques d'un programme pour en altérer laforme sans modifier son comportement). La recherche en matière de détection de malware s'oriente actuellement vers des notions de signatures sémantiquesplus robustes [3]. La signature est actuellement calculée à partir d'une fraction seulement ducode du malware, obtenue par analyse dynamique. D'un autre côté, des progrès récents ont étéobtenus dans le domaine de l'analyse automatique de code binaire, soit par exploration partielledes comportements [1], soit par analyse statique [2]. Notre but à long terme est de combiner les techniques récentes d'analyse decode exécutable [1, 2] avec les techniques récentes de détection de malware [3]. Le présent stageconsiste à adapter les techniques d'analyse de code exécutable statiques [2] et dynamiques [1] àla reconstruction du Graphe de Flot de Contrôle (CFG) de programmes obfusqués. Le candidatdevra tout d'abord établir une revue des divers obfuscations (niveau binaire) classiquementutilisées pour protéger les codes malveillants. Le coeur du sujet consistera ensuite à concevoir etmettre en oeuvre une approche mixte combinant analyse symbolique dynamique [1] et analysestatique [2] pour la reconstruction du CFG de codes obfusqués. Enfin, le candidat aura à évaluerexpérimentalement son approche, idéalement sur de vrais malware, ou plus simplement sur descodes obfusqués par lui-même. Références[1] Bardin, S., Herrmann, P. : OSMOSE : Automatic Structural Testing of Executables. Inter-national Journal of Software Testing, Verification and Reliability (STVR), 21(1), 2011[2] Bardin, S., Herrmann, P., Védrine, F. : Refinement-based CFG Reconstruction from Un-structured Programs. In : VMCAI 2011. Springer (2011)[3] Bonfante, G., Kaczmarek, M., Marion, J.-Y. : Architecture of a morphological malwaredetector. In : Journal in Computer Virology (2009)[4] Filiol, é. : Les virus informatiques : théorie, pratique et applications. Springer, Heidelberg(2004).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Conception d'un accumulateur Li-ion sécuritaire
Les batteries lithium-ion actuellement utilisées dans les applications « grand public » telles que les téléphones ou les outils portatifs sont généralement conçues à partir de cellules unitaires. Le design du boitier de ces cellules est soit cylindrique en métal (dit « hard casing »), soit prismatique en plastique (dit « soft casing »). Le premier type présente l'avantage d'être robuste d'un point de vue mécanique mais pose des problèmes d'assemblage en module (court-circuit inter-cellules, résistance médiocre aux solicitations vibratoires en module, …). Le second type est léger et facile à assembler en module mais est mécaniquement fragile.L'objet de ce stage est de concevoir un nouveau type de boitier pour des cellules lithium-ion pour des applications nécessitant à la fois l'assemblage de nombreuses cellules tout en garantissant une très bonne performance énergétique. Ce stage s'adresse particulièrement à des candidats ayant de solides bases de conception mécanique et de bonnes connaissances des procédés d'assemblage mettant en ?uvre les polymères et les métaux.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Titre : « Optimisation de la consommation de l’énergie des applications temps réel embarquées – rôle des interactions entre le processeur et la mémoire »
La réduction de la consommation de l’énergie des applications embarquées est aujourd’hui une préoccupation principale, tout comme la recherche de la performance temporelle. Plusieurs travaux ont adressé le problème de la gestion de l’activité du processeur pour l’optimisation de la consommation en énergie. Les stratégies DVFS et DPM ont été proposées dans ce contexte. Pourtant ces solutions ne sont pas complètes étant donné que celles-ci ne prennent pas en compte plusieurs éléments tels que : les interactions entre le processeur et la mémoire, la disposition d’une mémoire monolithique vs mémoire multi-bancs la possibilité de préemption ... Durant ce stage de Master le candidat aura la charge de : - Analyser l’influence de l’interaction entre le processeur et la mémoire sur la consommation de l’énergie dans les systèmes embarqués temps réel. - Proposer un modèle mathématique qui traduit le problème de la minimisation de la consommation en énergie. - Proposer une heuristique qui choisit en ligne la stratégie de réduction de la consommation de l’énergie adéquate. Plusieurs autres éléments peuvent être pris en compte lors de l’étude : architectures mono vs multi-cœurs, la permission vs l’interdiction de la préemption.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d’un outil graphique d’aide à la programmation modulaire et à la génération de code
La programmation modulaire permet entre autres choses d’accroitre la réutilisabilité du code existant et d’offrir une plus grande souplesse dans la génération de l’exécutable. Pour aider les développeurs, le laboratoire LIST/DACLE/LaSTRE a développé un outil d’aide à la programmation modulaire: Configen. Cet outil permet d’extraire le graphe des dépendances entre modules à partir de code sources en langage C, de le visualiser graphiquement, de sélectionner une configuration de génération valide de façon interactive et d’exporter cette configuration dans un fichier utilisable par un Makefile. L’outil se base sur le graphe des dépendances et la logique propositionnelle, les valeurs de vérité représentant la présence ou l’absence d’un module.Durant ce stage le candidat aura la charge de faire évoluer Configen. Entre autre les axes suivant peuvent être abordés :- Ajout de la notion de module hiérarchique.- Vérification de la cohérence interface/implémentation.- Prise en compte de contraintes entre modules exprimées sous forme de formules booléennes- Rajout un langage de configuration pour pouvoir scripter Configen.- Rajout la prise en compte des options de configuration (#define/#ifdef CONFIG_XXX).- Amélioration de la détection des dépendances entre modules.- Amélioration de l’interface graphique homme machine.Les améliorations citées précédemment ne sont pas exhaustives et le candidat aura la possibilité deproposer d’autres axes.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Techniques de parsing avancées pour implémentation d’un préprocesseur C en Smalltalk
Implémenter un parseur C a longtemps été choisir entre un codage ad-hoc d'un parseur récursif descendant et utiliser un générateur de parseur LALR avec YACC ou un de ses descendants (Bison). Cependant, la rechercher en parsing a continué avec l'introduction de nouvelles techniques d'analyse prometteuses comme les parseurs GLR, packrat et autres structures, tout en n'étant pas toujours certain que de tels techniques seraient en mesure de déplacer l'emprise du ad-hoc ou du dérivé de YACC.L'objectif de ce stage est donc, en ayant accès à un parseur LALR de C complet, s'attaquer au problème plus réduit de pré-traiter l'entrée du C avec une de ces nouvelles techniques de manière à se passer de CPP, et éventuellement de suggérer une API d'intégration de la phase de préprocessing au parseur C de manière à bénéficier du meilleur retour utilisateur que cela peut apporter (information sur les erreurs de syntaxe dans les macros, par exemple).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mise sous licence libre d'un logiciel d'analyse linguistique multilingue
ContexteDepuis 2002, le LVIC développe l'analyseur linguistique multilingue LIMA. Il s'agit à ce jour d'un puissant outil très modulaire capable de faire l'analyse (tokenisation, analyse morphologique, syntaxique et sémantique) de textes dans des langues aussi diverses que le Français, l'Anglais, l'Arabe, le Chinois, l'Espagnol, l'Allemand ou encore l'Italien. LIMA représente à ce jour plus de 100.000 lignes de code (sans compter les ressources linguistiques). LIMA est déjà utilisé dans plusieurs produits industriels, mais le CEA LIST a décidé de le diffuser sous une licence libre pour faciliter son utilisation, sa diffusion et obtenir plus rapides d'une communauté d'utilisateurs plus large. LIMA est codé en C++ standard. Il utilise largement les biliothèques boost et Qt. Il est multi-plateformes (GNU/Linux et MS Windows à ce jour). Son architecture le rend très facilement extensible et intégrable dans des applications. ObjectifCette libération, qui se fait dans le cadre du projet ANR ASFALDA, nécessite d'améliorer encore le logiciel avant de le diffuser, et ce sur plusieurs aspects:- documentation des API ;- documentation utilisateur ;- tests unitaires ;- tests fonctionnels. LIMA dépend de ressources linguistiques pour fonctionner (dictionnaires, règles d'analyse,...). Même si le laboratoire est propriétaire de certaines d'entre elles, d'autres sont issues de ressources commerciales et ne peuvent être diffusées librement. Il faudra donc produire des ressources de remplacement à partir de ressources linguistiques libres disponibles. Le travail du stagiaire consistera à intervenir sur ces différents sujets (codage, documentation et ressources) en vue de la mise à disposition de LIMA sur une forge logicielle à la fin du stage. Le ou la candidat(e) retenu(e) aura un bon niveau en C++, une compréhension des problématiques liées à la diffusion des logiciels (tests, documentation...) et idéalement aura participé à un projet de logiciel libre. Le stage se déroulera dans les locaux du LVIC situés à Nano-INNOV à Palaiseau (près de Polytechnique, Sup'Optique, Thales et Danone). Durée du stage : 6 moisFormation souhaitée : Master/Ingénieur
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse statique et formelle pour applications parallèles en OpenMP
Dans la programmation manycores, le langage OpenMP s'impose de facto et ceci est principalement dû à la facilité de son utilisation basée sur l'introduction de pragmas, d'appel à des primitives fournies par des API et de variables d'environnement. Le langage OpenMP se base sur le modèle à mémoire partagée. La programmation via ce modèle peut introduire plusieurs erreurs telles que des incohérences dans l'écriture de la zone mémoire partagée. Ces bugs sont difficiles à localiser et peuvent amener à une exécution non déterministe du système. Le laboratoire List/DRT/DACLE/LaSTRE développe un plug-in Frama-C permettant de vérifier des propriétés de sûreté dans des applications multi-tâches parmi lesquelles l'interblocage et l'absence de race condition. La plate-forme permet d'analyser le langage C mais ne prend pas en compte les pragmas OpenMP. Le travail au cours de ce stage consistera à étendre Frama-C pour interpréter la sémantique des pragmas openMP et par la suite utiliser les plug-ins existant pour vérifier certaines propriétés liées à la concurrence.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
REALITE AUGMENTEE SUR MOBILE ANDROID
Contexte du stage:Notre laboratoire a développé une expertise reconnue sur les méthodes de localisation temps réel d’une caméra ainsi que sur les méthodes de cartographie automatique de l’environnement dans lequel évolue l’utilisateur. Ces algorithmes de localisation 3D permettent notamment de développer des systèmes de guidage par vision. Les technologies en environnement urbain donnent aujourd’hui de très bons résultats qui sont fortement dégradés dès que l’environnement devient non urbain. Objectif du stage:L’objectif de ce stage est d’améliorer les systèmes de localisation dans un milieu non urbain en utilisant une caméra embarquée sur un véhicule. Le stagiaire étudiera d’abord l’extraction de primitives permettant de mieux caractériser les scènes routières. Puis il s’intéressera à l’utilisation de ces primitives pour améliorer les méthodes existantes de cartographie et de localisation simultanées.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
tude expérimentale et modélisation de la génération d’ondes guidées ultrasonores
Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant. Dans le domaine du Contrôle Non Destructif (CND), les thématiques de recherche au CEA LIST sont principalement la simulation et le traitement des données, et la conception d'instrumentations et de capteurs innovants. Les études portent sur les techniques ultrasonores et les techniques électromagnétiques. En particulier, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au laboratoire en modélisation tant en élasticité qu'en électromagnétisme. Dans le cadre du développement d'un module de simulation de CND par ondes guidées ultrasonores, l'implémentation de nouveaux modèles de traducteurs plus réalistes s'avère indispensable. En effet, la simulation numérique des phénomènes de génération d'ondes guidées reste un domaine complexe et nécessite de disposer de modèles physiques suffisamment précis permettant de décrire les signaux expérimentaux mesurés. Nous nous intéresserons plus particulièrement à une configuration de traducteur monté sur un sabot et qui permet de générer de façon sélective un mode guidé par coïncidence entre la vitesse des ondes dans le sabot et la vitesse de phase du mode guidé choisi. A la différence des traducteurs à contact direct, ici le traducteur génère une onde de volume dans le sabot dont le profil diverge au cours de sa propagation. A ce jour, nos modèles s'avèrent être une approximation insuffisante de la physique sous-jacente (distribution uniforme de forces à l'interface sabot/pièce, la divergence du faisceau ultrasonore se propageant dans le sabot reste négligée). Une première difficulté pour le modélisateur réside dans le manque de données expérimentales décrites dans la littérature, ce qui limite l'étape de validation de nos modèles. C'est pourquoi, un premier travail consistera à proposer et réaliser des expériences de générations d'ondes guidées (sélection d'un mode particulier par coïncidence de phase, application à la détection de défauts particuliers) afin d'étudier l'influence des paramètres du traducteur sur la génération. Ce travail permettra de constituer un ensemble de résultats expérimentaux utiles à la validation des modèles implémentés. Dans une seconde partie, nous chercherons à proposer des modèles de génération en considérant des raffinements successifs. Une première description basée sur une formulation paraxiale des faisceaux ultrasonores dans le sabot pourra être étudiée en s'appuyant sur les résultats expérimentaux obtenus. Une autre méthode consistera à utiliser un modèle de propagation d'ondes de volume dans le sabot, déjà implémenté dans CIVA, afin de calculer le champ de contraintes à l'interface sabot/pièce à l'origine de la génération des ondes guidées dans la plaque. Le stage comportera à la fois un volet théorique (étude bibliographique, modèles de traducteurs), un volet expérimental (réalisation d'expériences) et un volet algorithmique et requiert un goût prononcé pour l'interprétation des phénomènes physiques. L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Le stagiaire perçoit une gratification mensuelle. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Méthode numérique pour le calcul d'intégrales de champs présentant une coalescence de plusieurs points critiques - Application à la modélisation de la génération d'ondes de tête
Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant. Dans le domaine du Contrôle Non Destructif (CND), les thématiques de recherche au CEA LIST sont principalement la simulation et le traitement des données, et la conception d'instrumentations et de capteurs innovants. Les études portent sur les techniques ultrasonores et les techniques électromagnétiques. En particulier, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au laboratoire en modélisation tant en élasticité qu'en électromagnétisme. Les ondes de têtes ont fait, depuis le début du siècle, l'objet d'intenses travaux notamment pour l'étude des séismes de surface, de la prospection en géophysique et de la sismologie. Ces premiers travaux ont fourni un grand nombre de méthodes pour la résolution de problèmes d'élastodynamique applicables par exemple aux problématiques de contrôle non destructif (CND) par ultrasons. Ces différentes méthodes peuvent être classées sous deux approches distinctes, d'une part les approches intégrales ou exactes (wave methods) et d'autre part les approches asymptotiques. Cagniard (1962) fut le premier à fournir une formulation exacte sous une forme calculable. Par la suite, une méthode asymptotique dite méthode des rayons a été développée avec l'avantage d'être plus simple dans sa mise en ?uvre. Cette méthode a été implémentée dans CIVA. Cependant, cette théorie à l'inconvénient majeur de ne plus être applicable dès lors que des effets d'interférence deviennent importants. Ce qui est le cas dans les problématiques de CND où un défaut dans la pièce peut se situer au cours du déplacement du traducteur dans une région où les ondes de tête réfractées et les ondes de volume réfléchies à l'interface interférent. Il devient alors nécessaire de disposer d'un modèle prenant en compte ces phénomènes complexes au cours de la génération des ondes de tête à une interface. L'objectif de ce stage consistera donc à proposer puis à développer une approche alternative fondée sur l'intégration numérique des formes intégrales exactes au voisinage du rapprochement et/ou coalescence de trois points critiques de natures différentes tels que les points de branchement, de phase stationnaire, et les pôles. Ce stage nécessitera une grande rigueur et un goût prononcé pour la simulation numérique et l'interprétation des phénomènes physiques. De fortes compétences en simulation numérique, en modélisation de phénomènes d'élastodynamique ainsi qu'en analyse complexe (intégrales de contour, surface de Riemann, résidus,…) seront fortement appréciées. L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Ce stage d'une durée de 6 mois peut déboucher, le cas échéant, sur une proposition de thèse. Le stagiaire perçoit une gratification mensuelle. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Gestion des changements d'illuminations en soustraction de fond
Description du stage L'objectif du stage est l'optimisation d'un démonstrateur de suivi de personnes dans un appartement. Le laboratoire dispose depuis récemment d'une nouvelle plateforme de tests et de démonstrations, représentant un appartement témoin (salon, cuisine, salle à manger, chambre, salle de bain). Pour le stagiaire, il s'agira donc d'aider à la réalisation et à la mise en place d'une démonstration mettant en valeur les derniers résultats du laboratoire sur cette thématique (suivi champs-joints, analyse de posture, gestion des occultations, exploitation d'un modèle 3D). Les algorithmes étudiés porteront sur la soustraction de fond, le stagiaire s'intéressant principalement à la problématique des brusques changements d'illuminations (apparition/disparition du soleil, mise en route/extinction de l'éclairage de l'appartement). Une attention particulière sera portée sur l'étude de solutions favorisant la robustesse du suivi d'objets durant ces phases difficiles. Contenu technique du stage L'objectif de ce stage consiste en la conception et la réalisation d'un algorithme de gestion des changements brusques d'illuminations. Les différentes axes de travail du stage seront:• La réalisation d'une étude bibliographique sur la problématique.• La prise en main des algorithmes du laboratoire allant jusqu'à leurs tests sur site et leurs optimisations.• L'étude de solution temporaire palliative à l'absence de résultat de soustraction de fond pour la suivi d'objets. • L'implantation des algorithmes sur les supports informatiques mise à disposition dans les plateformes et la mise aux points des démonstrations. Pièces à fournir: - CV, notes et classements à disposition, lettre de motivation
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse vidéo dans les applications de transports ferroviaires
ContexteUn des besoins majeurs de la vidéo-protection dans le domaine des transports est la détection automatique d'événements tels que l'agression de personnes, le vandalisme, ou l'intrusion dans des zones non autorisées. Dans le cadre de projets de R&D, le CEA développe des technologies d'analyse vidéo pour les transports, en partenariat avec les acteurs majeurs du domaine (RATP, SNCF, Alstom, Bombardier) et participe à des actions de transfert de technologies vers l'industrie (Thales).La détection et de suivi de personnes sont des briques de base pour la détection d'événements, auxquelles la communauté scientifique a largement contribué ces dernières années. Pour autant, dans les situations opérationnelles, les méthodes proposées manquent souvent de robustesse. Dans le cas de caméras fixes, l'une des approches de détection couramment utilisée est la soustraction de fond. Cependant, lorsque le train est en mouvement, on observe des conditions d'illumination très variables (passage dans un tunnel, forêts, paysage défilant à travers les vitres) qui mettent souvent ce type d'algorithmes en défaut. Par ailleurs les différentes postures des personnes (debout, assis), les occultations dues au sièges et entre passagers, sont des difficultés supplémentaires pour l'interprétation automatique de la scène. ObjectifsL'objectif du stage est de développer un algorithme temps réel de détection et suivi de personnes à bord d'un train. Le contexte particulier du train nécessite de pouvoir faire face à des conditions environnementales difficiles telles que les changements de lumière abrupts et les nombreuses occultations. Le candidat s'inspirera des méthodes récentes de l'état de l'art de détection d'objets multi-parties. Enfin, il mènera une évaluation objective des performances de la méthode proposée. Références[1] P. Felzenszwalb, R. Girshick, D. McAllester, Cascade Object Detection with Deformable Part Models, CVPR, 2010.[2] P. Felzenszwalb, D. McAllester, D. Ramaman, A Discriminatively Trained, Multiscale, Deformable Part Model, CVPR 2008. Pièces à fournir: - CV, notes et classements à disposition, lettre de motivation
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Routage IPv6 bout-en-bout dans un réseau hétérogène : Internet-6LowPAN
Les réseaux de capteurs IP sans-fil connaissent aujourd'hui un essor sans précèdent dans divers domaines tel que la production et l'exploitation électrique (Smart Grid), la télé-médecine, l'industrie automobile (véhicules intelligents), etc. Ceci est rendu possible grâce à l'émergence de divers standards technologiques dédiés aux communications dans des réseaux de capteurs tels que 6LowPAN, ZigBee, RPL, etc.Le routage IP bout-en-bout entre un réseau de capteurs sans-fil et un réseau informatique IP conventionnel, ou plus généralement l'Internet, représente aujourd'hui une perspective attractive, tout à fait en phase avec l'évolution des communications vers le modèle machine-à-machine. Dans ce stage, il s'agit d'étudier les problèmes d'interconnexion des réseaux de capteurs IP sans-fil utilisant la technologie 6LowPAN avec un réseau IP conventionnel (par ex. un réseau IP de type WAN: Wide Area Network). L'objectif recherché est de développer une solution de routage IP bout-en-bout où les paquets IP peuvent être échangés entre un réseau 6LowPAN et un réseau WAN à travers des passerelles spécifiques. Dans un premier temps, le stagiaire aura à faire une étude de l'état de l'art couvrant les problèmes de routage IP bout-en-bout entre un réseau de capteurs sans fil et l'Internet. Ensuite, le stagiaire participera à la spécification de la solution aux problèmes posés. Enfin, le stagiaire se chargera de l'implémentation des fonctionnalités nécessaires pour le routage IP dans un réseau de capteurs sans-fil de type 6LowPAN ainsi que dans une passerelle 6LowPAN/IPv6. Connaissance requises: langage C, Linux, OS embarqué (Contiki, TinyOS, etc), TPC/IP, 6loWPAN.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Optimisation d’algorithmes de tracé de rayons appliqués à la simulation de contrôles ultrasonores de soudures
Le CEA LIST mène des activités de recherche et développement dans le domaine du contrôle non destructif (CND) qui consiste à caractériser l'état d'intégrité de structures industrielles sans les dégrader. Parallèlement à la conception de capteurs innovants et au développement de nouvelles méthodes de contrôles, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr) logiciel de simulation de CND qui s'appuie sur les travaux de recherches menés au laboratoire en modélisation RX, électromagnétique et ultrasonore. Des outils de simulation de contrôle non destructif de soudures sont en cours de développement. La soudure pouvant être décrite comme un milieu anisotrope d'orientation cristalline variable, des algorithmes de tracés de rayons en milieux inhomogène sont utilisés. Ils sont basés sur la résolution d'un système différentiel non-linéaire qui permet d'obtenir la trajectoire des rayons. Ces algorithmes prennent comme données d'entrée l'orientation cristalline à n'importe quelle position de la soudure, cette dernière est obtenue par interpolation à partir d'une cartographie d'orientations cristallines. Le premier objectif du stage sera d'évaluer différents schémas numériques permettant de résoudre le système différentiel permettant de propager un rayon dans un milieu inhomogène. Une attention particulière sera apportée à optimiser la valeur du pas du schéma numérique en fonction des variations d'anisotropie du milieu, ce qui permettra de diminuer les temps de calcul. L'influence de la description de la soudure sera également étudiée à travers le pas du maillage utilisé pour la cartographie de la soudure, le type d'interpolation mis en place et un éventuel lissage de la cartographie d'orientations cristallines. L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Ce stage d'une durée de 6 mois peut déboucher, le cas échéant, sur une proposition de thèse.Le stagiaire perçoit une gratification mensuelle. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Optimisation des algorithmes de reconstruction ultrasonore pour la localisation et la caractérisation de défauts en CND
Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un institut de recherche technologique sur les systèmes à logiciel prépondérant. Dans le domaine du Contrôle Non Destructif (CND), les thématiques de recherche au CEA LIST sont principalement la simulation et le traitement des données, et la conception d'instrumentations et de capteurs innovants. Les études portent sur les techniques ultrasonores, électromagnétiques (courant de Foucault) et rayon X. Dans ce cadre, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au sein du département DISC.Le stage proposé s'inscrit dans le cadre de travaux portant sur l'amélioration des outils d'analyse des données issues du CND par ultrasons, intégrés au logiciel CIVA. En particulier, il s'agit des méthodes de reconstruction des défauts par focalisation synthétique. L'algorithme de focalisation synthétique consiste à sommer de façon cohérente les signaux reçus pour obtenir des maxima d'amplitude à l'endroit où sont effectivement localisés les défauts à l'origine des échos détectés. Il s'appuie principalement sur l'exploitation des temps de vol évalués théoriquement à partir de modèles directs. Cependant, les performances numériques des algorithmes de calcul des temps de vol théoriques s'avèrent insuffisantes, en particulier pour des configurations de contrôle complexes (pièces hétérogènes, anisotropes, de géométrie complexe). L'objectif du stage est de développer des nouvelles algorithmes rapides de calcul des temps de vol théoriques pour des pièces homogènes et anisotropes, de géométrie canonique (pièce plane, cylindre, cône eu tore) et, ensuite, généraliser ces algorithmes au cas des pièces CAO. L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Il devra avoir des connaissances en élastodynamique, en mathématiques, ainsi qu'un fort intérêt pour la modélisation de phénomènes physiques. Ce stage a une durée de 6 mois. Le stagiaire perçoit une gratification mensuelle brute variable selon le niveau de classification de sa formation. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Contrôleur d'un exosquelette de jambes
CONTEXTEL'activité de recherche du Laboratoire de Robotique Interactive (LRI) du CEA LIST consiste en l'étude, la conception et la commande des systèmes robotiques en interaction avec l'Homme. Les applications visées sont la manipulation, la télémanipulation et la robotique collaborative (ou cobotique) pour l'industrie et les services, dans les domaines de l'énergie, de la production, de la santé et des transports.Dans le cadre d'une collaboration, le LRI et la société RB3D ont récemment développé un exosquelette complet "Hercule" (Cf. http://www.defense.gouv.fr/actualites/economie-et-technologie/l-exosquelette-hercule-le-futur-a-nos-portes) visant notamment à amplifier les efforts, et à lutter contre les troubles musculo-squelettiques. Les multiples applications de ces exosquelettes nécessitent certaines adaptations, de l'architecture mécanique, ainsi que de la commande. OBJECTIFS DU STAGE - Description :L'objectif de ce stage est de participer à la mise en place d'une nouvelle architecture de contrôleur sur l'exosquelette de jambes.DEROULEMENT DU STAGE :- découverte du contrôleur existant, et des outils de développement,- développement du nouveau contrôleur- tests de validation
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Commande d'un exosquelette de jambes
CONTEXTEL'activité de recherche du Laboratoire de Robotique Interactive (LRI) du CEA LIST consiste en l'étude, la conception et la commande des systèmes robotiques en interaction avec l'Homme. Les applications visées sont la manipulation, la télémanipulation et la robotique collaborative (ou cobotique) pour l'industrie et les services, dans les domaines de l'énergie, de la production, de la santé et des transports.Dans le cadre d'une collaboration, le LRI et la société RB3D ont récemment développé un exosquelette complet "Hercule" (Cf. http://www.defense.gouv.fr/actualites/economie-et-technologie/l-exosquelette-hercule-le-futur-a-nos-portes) visant notamment à amplifier les efforts, et à lutter contre les troubles musculo-squelettiques. Les multiples applications de ces exosquelettes nécessitent certaines adaptations, de l'architecture mécanique, ainsi que de la commande. OBJECTIFS DU STAGE - Description :L'objectif de ce stage est de participer à l'étude et au développement d'une nouvelle commande pour la partie exosquelette de jambes. DEROULEMENT DU STAGE :- étude bibliographique- développement de la commande- tests de validation
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
RECALAGE DE MODELE CAO SUR PIECE MOBILE OU ARTICULEE
Contexte du stage:Le laboratoire LVIC du CEA-LIST possède une expertise dans le domaine de la réalité augmentée et en particulier sur les méthodes de localisation temps réel d’une caméra par rapport à un objet d'intérêt.Alors que les solutions de l’état de l’art se limitent soit à localiser un objet connu à l’aide de son seul modèle CAO (model-based tracking), soit à estimer le mouvement de la caméra dans un environnement inconnu (SLAM), la solution développée au sein du laboratoire permet de fusionner ces deux approches dans un unique framework [1,2]. Cette approche de localisation en environnement partiellement connu permet d’atteindre un niveau de précision et de robustesse inégalé. Cependant, la solution actuelle repose sur l’hypothèse que l'objet d'intérêt est statique dans la scène et que sa configuration géométrique est stable dans le temps. Objectif:L’objectif de ce stage est d'améliorer l'approche existante au laboratoire en relâchant l’hypothèse d’un objet statique. Il s’agira donc d’étendre la méthode aux objets mobiles et/ou aux objets articulés. Le stagiaire aura donc l’occasion d’étudier le c?ur de l’algorithme de suivi et de le faire évoluer. [1] NonLinear refinement of structure from motion reconstruction by taking advantage of a partial knowledge of the environment, Mohamed Tamaazousti, Vincent Gay-Bellile, Sylvie Naudet-Collette, Steve Bourgeois, Michel Dhome. CVPR 2011 [2] A mobile markerless Augmented Reality system for the automotive field, V. Gay-Bellile, S Bourgeois, M. Tamaazousti, S. Naudet Collette, Sebastian Knodel. ISMAR 2012 Workshop on Tracking Methods and Application
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Estimation et réduction de la consommation dans les hiérarchies mémoires
Le but de ce stage est de proposer une méthode d'optimisation de la consommation d'une hiérarchie mémoire. Une étude bibliographique sera menée dans un premier temps pour recenser les approches existantes et caractériser leurs avantages et leurs inconvénients. Ensuite, une architecture de hiérarchie mémoire issue du laboratoire servira de point de départ et de référence pour la caractérisation en consommation. Le candidat proposera une approche pour la réduction en consommation tenant compte du type, du niveau, des caractéristiques de fonctionnement et de la bande passante de la mémoire. Enfin, l'approche sera validée en considérant l'exécution réelle d'une application de vision sur différentes configurations potentielles de la hiérarchies mémoire. Le candidat devra être en fin d'étude ingénieur ou master 2 orienté recherche en relation avec la conception d'architectures de calcul, et disposer de bases solides en modélisation et validation VHDL. De plus, il devra faire preuve d'autonomie et d'esprit d'initiative dans le développement de la solution d'estimation.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Portage d’une application de détection de personnes sur une plateforme de prototypage basée sur un processeur ARM couplé à des accélérateurs matériels
Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Au sein de cet organisme, l'institut de recherche technologique CEA LIST a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Plus précisément, le Laboratoire Calcul Embarqué (LCE) du CEA LIST travaille depuis de nombreuses années sur l'étude d'architectures programmables multi-c?urs homogènes et hétérogènes. Un domaine d'application privilégié est la vision numérique embarquée avec des architectures et algorithmes allant de la reconstruction et de l'amélioration d'image proche du capteur jusqu'à l'interprétation du contenu visuel. Afin de disposer d'une structure programmable proche des contraintes de l'embarqué pour explorer certains algorithmes et prototyper des systèmes hétérogènes temps réels, le laboratoire a développer une plateforme de prototypage basée sur un processeur ARM couplé à une architecture programmable, flexible et performante permettant d'accélérer fortement des traitements au niveau pixel. Dans le cadre de ses travaux de recherche, le LCE a également mis au point une application de détection et de comptage de personnes. L'objectif du stage est de porter cette application sur la plateforme de prototypage existante. Il s'agit dans un premier temps de comprendre l'application proposée et d'en adapter la structure afin d'isoler les traitements bas niveaux pouvant être accélérés matériellement des traitements plus hauts niveaux. Il s'agira ensuite de porter l'application sur la plateforme selon le partitionnement choisi à l'issue de la phase d'adéquation algorithme architecture. Il sera alors nécessaire d'une part de paramétrer l'architecture d'accélération matérielle et d'en développer les différents micro-codes (en assembleur) et d'autre part d'adapter l'application haut niveau pour le processeur ARM (en langage C). Le stagiaire pourra ensuite évaluer les performances de l'exécution de l'application sur la plateforme et tirer profit des ressources matérielles disponibles sur celle-ci pour en proposer des alternatives plus performantes.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Nouveaux matériaux actifs pour microbatteries tout solide sans lithium
La recherche sur les microbatteries s'est accélérée ces dernières années motivée par le nombre croissant d'applications auxquelles elles peuvent répondre (capteurs, alimentation des horloges à temps réel dans les téléphones portables, étiquettes intelligentes « RFID », microsystèmes électromécaniques (MEMS),...) et par l'implication récente de nouveaux acteurs industriels (ST Microelectronics [1], Cymbet, IPS,..). Ces systèmes de stockage électrochimique d'une dizaine de microns d'épaisseur, entièrement solides, sont constitués d'un empilement d'une dizaine de couches déposées par des techniques de dépôts sous vide (pulvérisation cathodique, évaporation, …) [2]. Les couches électrochimiquement actives sont l'électrode positive, l'électrolyte et l'électrode négative. La tension requise pour l'alimentation des applications existantes, comprise entre 2,5 et 4,2 V, justifiait jusqu'à présent l'utilisation de microbatteries au lithium ou lithium-ion, basées sur des couples électrochimiques déjà utilisés dans les technologies Li-ion conventionnelles. De nouveaux dispositifs communicants autonomes intégrant capteurs, dispositifs de récupération (photovoltaïque, piezoélectrique, thermoélectriques,...) et de stockage d'énergie sont actuellement en plein développement . Dans ce cas de figure, la tension de la microbatterie doit rester relativement basse (~ 1V) pour pouvoir stocker l'énergie électrique récupérée. Ceci conduit donc à reconsidérer le choix des systèmes tout solide au lithium.L'objectif de ce stage sera de contribuer à la recherche et à l'évaluation de nouveaux couples de matériaux d'électrode susceptibles de répondre à cette nouvelle demande, et compatibles avec une intégration en microbatterie tout solide. Ces composés à base d'oxydes de métaux de transition seront élaborés sous forme de films minces par pulvérisation cathodique (PVD). De nombreuses techniques de caractérisation seront ensuite utilisées pour en déterminer la composition chimique (ICP, RBS, microsonde de Castaing), la structure (diffraction des RX, ...), et la morphologie (MEB). Les caractéristiques électrochimiques pratiques de ces matériaux (capacité spécifique, tension et cinétique de fonctionnement, cyclabilité) seront déterminées en cellule électrochimique type pile bouton à l'aide de galvanostats/potentiostats multivoies.[1] Article Industries & Techniques[2] Article Microbatteries Techniques de l'Ingénieur Le stage s'effectuera au sein d'une équipe mixte CEA/CNRS basée à l'Institut de Chimie de la Matière Condensée de Bordeaux (ICMCB - 87 Avenue du Dr Schweitzer - 33600 Pessac) Institut de Chimie de la Matière Condensée de Bordeaux , CEA - LITEN
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Traitement d'image et vision sur capteurs ultra basse résolution
Le Commissariat à l'Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d'Orsay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calcul Embarqué) travaille depuis de nombreuses années à la définition d'architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l'automobile, la sécurité ou domotique. L'émergence de systèmes de vision ultra-intégrés à très faible consommation énergétique permet d'envisager une interaction homme machine à faible coût. Une des pistes pour augmenter le niveau d'intégration est d'utiliser des capteurs d'image ultra-basse résolution. Le défi revient à effectuer l'adéquation entre des algorithmes avancés d'analyse de scène, typiquement réalisé sur la base d'images de centaines de milliers voir millions de pixels et ces systèmes très contraints. Un système à base de capteur de souris optique de résolution 30x30 servira de base de travail. L'objectif de ce stage est de concevoir un système de vision ultra-basse résolution et d'y porter une application d'analyse de scène. Dans un premier temps l'étudiant devra concevoir le système de vision en utilisant un capteur de souris adapté au besoin ainsi qu'une unité de calcul embarqué (ex: microcontroleur). Il devra ensuite porter un algorithme de flot optique sur le système et en caractériser les performances. En fonction de l'avancement des travaux, il pourra sélectionner et porter d'autres types d'algorithmes d'analyse de scène.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mise en ?uvre de classifieurs évolués pour l’analyse de contenu de flux videos sur processeurs embarqués
Le Commissariat à l'Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d'Orsay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calcul Embarqué) travaille depuis de nombreuses années à la définition d'architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l'automobile, la sécurité ou domotique. La détection et la reconnaissance d'objet sont deux des principales fonctions mises en ?uvres dans le domaine de la vision par ordinateur lorsqu'il s'agit d'analyser une scène. L'exécution de ces fonctions en temps réel sur des systèmes de vision embarqués constitue un défi technique de premier ordre en raison des complexités algorithmiques (nombre d'opérations, besoins de stockage, Bande passante mémoire) des solutions existantes aujourd'hui. L'objectif de ce stage est de développer une solution de classification répondant au meilleur compromis entre qualité et complexité algorithmique. Dans un premier temps l'étudiant devra se familiariser avec les différentes méthodes algorithmiques de classification pour la détection et la reconnaissance d'objets. Puis après sélection, il devra proposer une chaîne algorithmique performante dans un contexte embarqué et optimiser l'implémentation de cette chaine de traitement sur une architecture embarquée de dernière génération. Les performances seront alors analysées et comparées à l'état de l'art suivant un métrique de qualité normalisé par unité de surface et de consommation.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Simulations Comportementales de Circuits Mixtes Complexes
La réalisation d'un circuit mixte complexe commence généralement par une étude système permettant d'identifier les blocs nécessaires et leurs spécifications. Ensuite, les blocs sont conçus et le schéma top est assemblé. Cette approche dite Bottom-Up, ne permet la vérification globale du circuit que très tard dans le flot de conception, bien souvent juste avant l'envoi du circuit en fabrication. La vérification se limite alors aux connexions entre les partie analogique et numérique. Pourtant, les circuits étant de plus en plus complexes, il conviendrait de pouvoir simuler le bon fonctionnement du circuit dans son environnement d'utilisation. Il conviendrait donc de pouvoir entreprendre la vérification du circuit final dès le début de la conception des différents blocs, en mettent en oeuvre une approche Top-Down.Dans l'approche Top-Down, le schéma top du circuit est réalisé dès la fin de l'étude système et chacun des blocs est remplacé par une modèle comportemental qui doit être le plus pertinent possible par rapport aux interactions qu'il peut avoir avec les autres blocs ( temps de montée, temps de descente, temps de retard etc...). Les modèles sont réaffinés pendant l'étape de conception des différents blocs. Ces modèles doivent idéalement pouvoir être simulés très rapidement pour pouvoir simuler le fonctionnement global du circuit dans un grand nombre de scénarios possible. Le langage VerilogAMS dédié à la modélisation des circuits mixtes permet de gagner en temps de simulation, mais reste trop lent pour simuler des systèmes complexes. Idéalement, les modèles devraient pouvoir être simulés par le moteur de simulation numérique de type événementiel.Le sujet de stage est d'étudier une méthodologie de modélisation comportementale des circuits analogiques respectant à la fois la hiérarchie du schéma top et permettant de simuler l'ensemble du circuit dans le moteur de simulation numérique. Un cas d'étude sera choisi parmi un des circuits mixte déjà réalisés au sein du laboratoire L2EP.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Insertion automatique de sondes matérielles dans une architecture décrite au niveau VHDL
Pour tester, debugger, mesurer la performance et optimiser un programme, les développeurs effectuent l'analyse de la trace d'exécution du programme. Pour aider les développeurs dans cette tâche d'analyse, les moniteurs peuvent être utilisés. Ces moniteurs vont ainsi sélectionner et analyser, durant l'exécution, parmi une grande quantité de données uniquement celles qui ont été définies par le concepteur. Les moniteurs peuvent être classés en 3 groupes dont les moniteurs logiciels, matériels et hybrides (logiciels et matériels). Durant ce stage, nous allons nous focaliser sur l'étude des moniteurs qui intègrent des sondes matérielles utilisées pour détecter l'apparition des évènements à analyser. Au niveau de la modélisation RTL des architectures, l'insertion de ces sondes se fait au niveau des signaux. De nos jours, les systèmes sont de plus en plus complexes impliquant un nombre très élevé de signaux à analyser, rendant la tâche d'insertion de ces sondes très fastidieuse. L'objectif de ce stage consiste donc à insérer automatiquement dans un composant décrit en VHDL, des sondes matérielles afin d'analyser le comportement d'un ou plusieurs signaux. Cette insertion consiste d'abord à analyser le code VHDL afin de détecter les signaux à sonder et d'insérer automatiquement par la suite des sondes aux niveaux de ces signaux afin d'analyser leur comportement et en particulier leur activité. Il faudra pour cela parser le code VHDL, pour en extraire les signaux à sonder et insérer dans le code des sondes matérielles décrites elles même au niveau VHDL. Le code contenant les sondes sera ensuite synthétisé et porté sur une plateforme d'émulation ZeBu de grande capacité à base de FPGA de l'entreprise EVE. Ce stage permettra au candidat de se familiariser au monitoring, d'approfondir ces compétences en VHDL et de maîtriser la conception de circuit via une solution d'émulation matérielle FPGA et les outils de synthèse XILINX.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Conception et caractérisation de magnétomètres nouvelle génération
Ce stage (puis thèse) répond à un intérêt fort de nombreux industriels pour une nouvelle génération de magnétomètres et de capteur de courant. Le CEA Leti a breveté et développe un nouveau concept permettant la réalisation de capteurs inertiels et de magnétomètres avec une même technologie de fabrication appelée M&NEMS. Ce concept innovant associe les technologies MEMS et une détection par jauge de contrainte nano-fil silicium. Il permet de co-intégrer sur une même puce un magnétomètre 3 axes en l'associant à un accéléromètre 3-axes par exemple.Actuellement les magnétomètres M&NEMS intègrent des aimants permanents. Afin de simplifier la technologie de fabrication et d'augmenter la sensibilité des magnétomètres, un nouveau concept à force de Laplace, c'est-à-dire utilisant une couche conductrice à la place des couches pour aimants permanents, est en cours de développement.L'objectif du stage est :1/ caractériser les magnétomètres à force de Laplace en cours de fabrication et d'en déduire les redimensionnements nécessaire à l'optimisation de leur performances.2/ de préparer des designs de capteurs de courant à base de la technologie M&NEMS permettant de répondre à des besoins identifiés (fort courant, multi-axes, gamme étendue) et de convaincre de nouveaux partenaires.Il s'agit donc :• de participer au suivi de la fabrication des magnétomètres en technologie M&NEMS• de réaliser les tests électriques permettant d'évaluer la fonctionnalité des dispositifs• de comparer les résultats expérimentaux avec ceux donnés par le modèle analytique et la simulation.• de proposer des designs dans le but d'améliorer les performances des capteurs et de répondre à de nouveaux besoins. http://www-leti.cea.fr/ Responsable du sujet : Nom Prénom : Arnaud WALTHERN° de téléphone : 04 38 78 68 50e-mail : arnaud.walther@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d’un démonstrateur basé sur une architecture multi-c?ur en 32 nm multi-domaine tension fréquence.
Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Au sein du CEA LIST le Laboratoire Calcul Embarqué (LCE) du CEA LIST est un des laboratoires leader dans le domaine de la conception de systèmes embarqués. Pour répondre aux besoins croissants de performance et de flexibilité des applications, ces architectures intègrent de plus en plus de c?urs de processeurs et de mémoire qui complexifient d'avantage la tâche de contrôle d'exécution et de gestion des ressources. Dans ce contexte, le laboratoire conçoit des architectures dites dynamiques, disposant d'un support d'exécution très évolué, lui permettant de s'adapter en ligne au contexte applicatif (évolution de la charge de calcul) et technologique (dissipation de courant, défauts, …). Dans le cadre d'un projet collaboratif avec les industries majeures de l'électronique embarquée Européenne un circuit composé d'une architecture multi-c?urs en technologie 32 nm multi-domaine tension-fréquence a été conçu. Afin d'étudier les performances de ce circuit une carte de démonstration incluant 4 de ces circuits et un FPGA pour le routage a été développé au sein de notre laboratoire.Le but du stage est de concevoir une démonstration permettant de mettre en avant les innovations intégrées dans ces composants. Le stagiaire devra dans un premier temps prendre en main la carte de démonstration. Il devra ensuite apporter des modifications matérielles sur le FPGA et logicielles sur les c?urs pour établir des communications entre la plate-forme et le PC hôte. Une interface de commande labview pourra être en particulier étudiée. Pour ceci, le candidat devra disposer de bonnes connaissances en architecture des processeurs, en VHDL et en langage C. Enfin le stagiaire devra être force de proposition et disposera d'autonomie pour rendre cette démonstration attrayante.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Algorithmes d’optimisations pour processeur embarqué
Le Commissariat à l'Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d'Orsay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calcul Embarqué) travaille depuis de nombreuses années à la définition d'architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l'automobile, la sécurité ou domotique. Or, parmi les algorithmes qu'on cherche à porter sur ces architectures, nombreux sont ceux qui comportent des étapes d'optimisation ou d'estimation de paramètres, difficiles à porter. En effet ces classes d'algorithmes se caractérisent par des comportements souvent peu réguliers et une capacité à être parallélisés plus ou moins grande.Les adapter pour respecter les contraintes de différentes architectures matérielles et en tirer le meilleure profit constitue un défi qui, s'il est relevé, permettra d'aller plus loin dans les systèmes de vision embarqués. L'objectif de ce stage est de sélectionner plusieurs algorithmes d'optimisation et d'estimation, puis de les implémenter sur différentes architectures disponibles au laboratoire (multi/manycore, microcontrôleur, plateformes plus ou moins contraintes,…).La sélection se fera parmi des algorithmes éprouvés, en fonction du type d'applications les plus fréquemment rencontrées au laboratoire (par exemple : stéréovision, routage dynamique). Le stagiaire cherchera des algorithmes au moins dans les trois familles suivantes : déterministes, stochastiques, bio-inspirés.La démonstration du bon fonctionnement de ces algorithmes devra être faites avec des applications « synthétiques » et au moins une application réelle (stéréovision par exemple).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Algorithmes de reconnaissance anthropomorphiques pour processeur embarqué
Le Commissariat à l'Energie Atomique (CEA) est un acteur européen majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans quatre grands domaines : l'énergie, les technologies pour l'information, la santé et la défense. Situé en île de France sud près du campus d'Orsay, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Dans cet institut, le LCE (Laboratoire Calculs Embarqués) travaille depuis de nombreuses années à la définition d'architectures matérielles flexibles optimisées pour les applications embarquées, comme les algorithmes de vision pour l'automobile, les applications multimédia ou encore les applications télécoms. Parmi les domaines étudiés en particulier, on s'intéresse au développement de technologies utilisables dans les IHM IHM : Interface Homme Machine. innovantes ou de solutions de vidéosurveillance « intelligente ». Ces thématiques applicatives demandent souvent à détecter et reconnaître une posture (de main, de corps,…) ce qui s'avère difficile, vu la grande variabilité image qu'on peut observer pour une attitude donnée.De manière à augmenter la robustesse de la reconnaissance, le LCE souhaite explorer les représentations possibles (contours, squelettes vectoriels,…) et surtout, évaluer celles qui sont embarquables sur les architectures qu'il étudie. Dans un premier temps, le stagiaire étudiera les différentes représentations utilisées dans la littérature sur l'analyse d'image anthropomorphique puis, en relation avec son encadrement, en sélectionnera au moins une pour une implémentation sur une cible matérielle (caméra intelligente par exemple). L'application réalisera à minima une classification de postures mais, en fonction des résultats de la première partie, les objectifs applicatifs pourront être étendus.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Simulation SystemC/C de la variabilité temporelle dans un système embarqué
Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Le stage proposé s'inscrit dans le thème de la conception et l'exploration des systèmes multiprocesseurs sur puce pour le domaine de l'embarqué. Les paramètres électriques des transistors tendent à dévier de leur valeur initiale au cours du temps à cause de certains phénomènes physiques internes. Cette déviation se traduit par une dégradation des temps de propagation des signaux qui peut conduire au crash du système. Il devient impératif de prédire ces déviations pendant les cycles de conception afin d'évaluer les risques et modifier la conception du circuit avant fabrication. Des outils existants permettent de simuler ces déviations dans les derniers cycles de conception (« back-end »). L'originalité du travail réside dans la capacité à simuler ces effets dans les premiers cycles de conception lorsque seulement une description abstraite du système est définie (« front-end »). Il existe un lien entre l'évolution de la dégradation et l'activité d'utilisation du composant. Des travaux ont été menés au CEA LIST afin de modéliser cette relation et simuler ces effets dans un circuit synthétisé avec l'aide de simulateurs tels que ModelSim et d'autres. Le CEA LIST dispose par ailleurs d'un simulateur SystemC pour des systèmes multiprocesseurs, appelé SESAM. Il permet d'analyser rapidement les performances du système pour différents choix de configuration de l'architecture et différentes applications. Le simulateur peut également fournir ces informations pendant la simulation dans une interface graphique. L'objectif du stage est d'ajouter une nouvelle fonctionnalité à SESAM qui devra retourner l'état de dégradation d'un composant pendant la simulation. Il s'agira de spécifier les nouvelles fonctions et interfaces entre SESAM et le simulateur de dégradation (e.g. comment récupérer l'information pertinente d'activité .). Le travail se poursuivra par l'implémentation et les tests des nouvelles fonctions et interfaces. Enfin, le candidat évaluera la précision des estimations de dégradation. L'ensemble du travail suivra une approche incrémentale et chaque étape devra être validée avant de passer à la suivante.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
valuation des coûts d'accès aux données dans des multiprocesseurs et déploiement dynamique de tâche.
Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. L'accroissement en fréquence des processeurs ainsi que l'exploitation du parallélisme d'instructions atteignant leurs limites, les architectures multiprocesseurs se sont largement répandues dans le calcul scientifique ou les ordinateurs personnels. Ces architectures prolifèrent également dans les systèmes embarqués (téléphonie, automobile,…), où les contraintes en consommation et la demande croissante des applications en performances justifient fortement le recours au parallélisme. Cependant, l'augmentation du nombre de c?urs de calcul complexifie la programmation ainsi que l'architecture des multiprocesseurs. De ceci résulte de nouvelles contraintes dans la gestion des tâches et des applications. En effet, les gestions des tâches qui était un problème exclusivement temporel dans le cas de monoprocesseur (ordonnancement de tâches) devient désormais un problème spatial (placement de tâches). Ce placement de tâche sur les différent c?ur de calcul ne peut être aléatoire sous peine de pénaliser les performances par des accès aux données lointains ou via des structures de communications saturées. Dans ce contexte, la société Tilera commercialise depuis peu un multiprocesseur, comportant 64 c?urs de calcul, « Tile64Pro ». Dédiée initialement aux systèmes généralistes, cette architecture constitue également une alternative crédible pour les systèmes embarqués de demain. Le but de ce stage est de proposer des solutions innovantes dans la gestion des tâches en s'appuyant notamment sur des contraintes liées au placement des données. Le stage devra débuter par une étude bibliographique sur les solutions de placement dynamique de tâches dans les architectures distribuées. L'impact sur les performances du placement des données (et en particulier des données dites en lecture seule) au sein de la hiérarchie mémoire sera quantifié sur l'architecture Tilera. Ces données seront ensuite utilisées pour définir les fonctions de coûts utilisées pour une stratégie de placement optimal de tâche pour cette architecture. Enfin des extensions matérielles permettant d'optimiser les performances de la solution de gestion dynamique de tâches devront être précisées et leur coût estimé. Une application de détection de piéton sera utilisée pour valider ces travaux et caractériser les performances obtenues.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Architectures pour l’imagerie du champ de lumière
Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Au sein du LIST le Laboratoire Calcul Embarqué (LCE) est chargé de concevoir et de développer des calculateurs à haut niveau de performance (surface, consommation, puissance de calcul) pour les systèmes embarqués. Une tendance actuelle dans les systèmes de vision embarqué est l'apparition de dispositifs qui n'utilisent plus l'avancée de la technologie des capteurs d'images pour augmenter la résolution spatiale mais pour capter d'autres composantes du champ de lumière. Doté d'optiques particulières le capteur ne délivre plus directement une matrice de pixels d'image mais une multitude d'informations qu'il s'agit d'interpréter et recombiner pour générer multiples vues de la même scène. Cette étape d'interprétation pour extraire des vues à différentes profondeur de champs ou d'information 3D est très intensive en termes de calcul. Profitant de l'explosion de la puissance de calcul réalisable au sein d'appareils mobiles il devient alors possible d'envisager des réalisations embarquées bas cout de ce type de techniques. L'objectif de ce stage est d'analyser quelques techniques représentatives d'imagerie du champ de lumière afin d'en extraire les opérateurs élémentaires requis, d'analyser leur complexité et de proposer des implémentations matérielles dédiées. Au-delà de l'analyse théorique, différentes cibles matérielles embarquées et optimisées pour des traitements de vision sont disponibles dans le laboratoire et pourront être utilisé à des fin de benchmark et de démonstration.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Amélioration de la résistance à la corrosion des interconnections 3D de type µPillars
Avec les via traversant (TSVs), les interconnections haute densité de type µPillars font partie des technologies clefs pour l'intégration 3D des circuits CMOS. Le µPillar consiste en l'assemblage de deux barreaux de cuivre verticaux de quelques microns de hauteur, par fusion d'une brasure à base d'alliage d'étain. Cette assemblage est opéré la plupart du temps par un procédé de thermocompression très sensible au degré de corrosion du cuivre. La solution actuelle consiste à déposer un bicouche nickel et or pour protéger le cuivre. L'objectif de ce stage est d'évaluer d'autres solutions plus bas coût, empruntées à l'industrie des circuits imprimés : une solution métallique mettant en jeu un dopage par immersion du cuivre en surface par de l'étain ou de l'argent et une solution faisant appel à une passivation de la surface par un composé organique monocouche auto-formé en phase liquide. Pour atteindre cet objectif, le ou la candidate devra développer et valider une méthodologie mettant en oeuvre des moyens de caractérisation (méthodes électrochimiques, analyses de surface) sur des échantillons dans un premier temps, puis sur un véhicule de test déjà disponible. Les résultats devront ensuite être validés par une intégration complète et une comparaison vis-à-vis de l'état de l'art. Le stage comporte donc une partie caractérisations physico-chimique en environnement salle blanche pour la micro-électronique et la packaging 3D, mais aussi une partie intégration technologique et mise au point de procédés en chimie. http://www-leti.cea.fr/ Responsable du sujet : Chausse Pascal :N° de téléphone : 04 38 78 06 34e-mail : pascal.chausse@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Intégration et étude de mémoires résistives 3D pour application haute densité
Cadre du stage/Internship framework:Afin de surmonter les limites en termes de miniaturisation, consommation électrique et complexité de fabrication des technologies mémoires non-volatiles à grille flottante (mémoires FLASH), l'industrie des semi-conducteurs évalue actuellement plusieurs solutions alternatives. Parmi celles-ci, les mémoires résistives (RRAM), qui reposent sur le principe de modification de la résistivité d'un électrolyte par formation réversible d'un filament conducteur, semblent être les plus prometteuses [1-2]. L'attractivité de cette technologie innovante vient d'une part de la simplicité de sa structure à deux terminaux et d'autre part de ses excellentes performances électriques en termes de consommation électrique, vitesse d'écriture/effacement et perspectives en vue de nouvelles applications. L'intégration et l'agencement de ces mémoires en architecture tridimensionnelle (3D) est également à l'étude afin de réduire les coûts d'intégration et d'adresser des densités supérieures au Térabit [3-4]. Cependant d'importants challenges technologiques doivent être relevés afin de réaliser de telles structures : adressage des cellules, dispositif de sélection, confinement du matériau résistif, utilisation de méthodes de dépôt conformes (ALD, CVD)… Travail demandé/Work description :Durant ce stage, une étude des structures mémoire 3D présentées dans la littérature sera réalisée, afin d'identifier les différentes architectures existantes, les difficultés de réalisation ainsi que les solutions actuellement envisagées. A partir de cette étude, des architectures originales pourront être proposées. Un layout de ces architectures sera dessiné en collaboration avec le laboratoire de design afin de réaliser un nouveau jeu de réticule, nécessaire à la fabrication de mémoires 3D. Des flows d'intégration seront mis au point et analysés afin d'identifier les étapes critiques de la fabrication des mémoires 3D. Ceci se fera en étroite collaboration avec les experts technologiques du LETI. De plus des dispositifs mémoire de référence en architecture planaires employant des matériaux compatibles à l'intégration 3D seront étudiés. Une caractérisation électrique détaillée de ces dispositifs (programmation, rétention, fiabilité) permettra de sélectionner les meilleurs empilements mémoire pour application 3D. Le candidat devra ainsi interagir avec les membres des équipes RRAM (intégration, caractérisation, modélisation et simulations) ainsi que les experts en procédé (dépôt, gravure…). Références[1] M.-J. Lee et al., “A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5-x/TaO2-x bilayer structures”, Nature Materials, NMAT3070, pp.625-630, 2011. [2] M. Koziki et al., “Nanoscale Memory Elements Based on Solid-State Electrolytes”, Transactions on Nanotechnology, vol.4, no.3, 2005. [3] I. G. Baek et al., « Realization of Vertical Resistive Memory (VRRAM) using cost effective 3D Process », proc. of IEDM 2011. [4] H.-Y. Chen et al., « HfOx Based Vertical RRAM for Cost-Effective 3D Cross-Point Architecture without Cell Selector », proc. of IEDM 2012. Cadre du stage et environnement scientifiqueLe Département des Composants Silicium (DCOS) du LETI du CEA-Grenoble, au sein de MINATEC (campus d'innovation unique en Europe et au meilleur rang international dans le domaine des micro et nanotechnologies), est fortement impliqué dans le développement technologique de mémoires avancées avec des architectures alternatives, en collaboration avec les industriels leaders des circuits intégrés (http://www.minatec.com/minatec/minatec-campus-innovation-en-micro-nanotechnologies). Le stage proposé se déroulera dans le laboratoire des Technologies des Mémoires Avancées ; laboratoire de filière. Ainsi le candidat bénéficiera de l'environnement exceptionnel qu'offre le CEA-LETI MINATEC et occupera une place centrale dans l'élaboration et la compréhension de ces dispositifs alternatifs. http://www-leti.cea.fr/ Responsable du sujet : Nom Prénom : MOLAS GabrielN° de téléphone : 04 38 78 92 56e-mail : gabriel.molas@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'une électronique de gestion pour la vidéo
Ce stage se déroulera dans le département Systèmes et Intégration Système (DSIS) du CEA LETI.Suite à l'émergence de caméras embarquées dans diverses applications, la simple visualisation de la vidéo manque de pertinence, l'association avec un réseau de capteurs peut apporter une forte plus-value dans le domaine de l'information, mais aussi ouvrir de nouveaux champs d'applications associant capteur et vidéo. Il s'agira d'identifier différentes approches et méthodes (algorithmiques…) permettant de qualifier la qualité et l'intérêt des différentes séquences vidéo, à partir de la vidéo elle-même mais également de données capteurs complémentaires, en vue de développer une électronique de gestion. Dans un premier temps, un état de l'art sur un domaine spécifique sera fait afin de sélectionner les capteurs pertinents et les méthodes algorithmiques a implémenter. Dans un second temps, une phase de conception/réalisation d'un système d'électronique de gestion vidéo et capteurs sera développée. Le stage permettra de renforcer notamment les compétences en électronique et informatique industrielle.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Création d'un PDK générique pour les technologies "photonique sur silicium"
Cadre du stage :Installé au c?ur d'un environnement scientifique, industriel et universitaire très riche, le CEA Grenoble consacre l'essentiel de ses recherches au développement des nouvelles technologies, dans les domaines de l'énergie, de la santé, de l'information et de la communication. Des batteries électriques aux nanotechnologies en passant par les matériaux et les biotechnologies, le CEA Grenoble est à la pointe de la recherche technologique et participe activement au transfert de ces connaissances vers l'industrie. Au c?ur du Campus d'innovation MINATEC, le Leti est un centre de recherche appliquée en microélectronique et en technologies de l'information et de la santé. Interface privilégiée du monde industriel et de la recherche académique, il assure chaque année le développement et le transfert de technologies innovantes dans des secteurs variés. Au sein du Leti, le département DCOS (Composants Silicium) regroupe plusieurs laboratoires tels que le LMDK (Layout Mask Design Kit) qui est en charge de promouvoir les technologies émergentes du Léti (SOI, 3D, MEMS, Photonique,…) à travers le layout des masques ainsi que le développement de Design Kits. Travail demandé :La filière photonique est en plein essor dans le monde des micro et nano technologies. De nombreux projets et collaborations sont en cours au LETI sur cette thématique. Il est à présent nécessaire d'apporter une réponse adaptée aux besoins spécifiques de cette technologie en matière d'environnement de conception (composants, modèles, simulation et co-simulation électro-optique, layout, dataprep, etc.). Le principal objectif de ce stage sera donc de développer un Design Kit pour la photonique sur silicium. Un Design Kit contient un ensemble de données correspondant à une technologie où plusieurs outils de CAO sont utilisés et doivent communiquer entre eux. Le coeur de la plate-forme ciblée sera Cadence mais une étude sera également menée sur les autres outils CAD dédiés à la photonique (PhoeniX, RSoft, etc.). Les particularités de la photonique nécessites d'être prises en compte à tous les niveaux du flot de conception : gestion des modèles, simulation, règles de dessin pour l'implémentation physique (layout), génération du dummies, etc. Il sera donc important de d'interagir avec les opticiens et technologues en photonique afin de retranscrire au mieux leurs impératifs. L'intérêt de ce stage réside dans la dynamique qui porte aujourd'hui cette thématique et la participation à l'établissement de nouveaux standards dans le flot de conception photonique. http://www-leti.cea.fr/ Responsable du sujet : Gays Fabien :N° de téléphone : 04 38 78 22 66e-mail : fabien.gays@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude des algorithmes de recherches de cellules pour la localisation de terminaux cognitifs
Cadre du stage : Les rapides évolutions des technologies sans fil et la multiplication des standards entraînent une forte demande en termes de ressources spectrales. Dans ce contexte, la notion de radio cognitive propose de sonder l'environnement radio afin d'en déterminer la disponibilité et d'en optimiser l'allocation. La régulation américaine à travers la FCC a introduit récemment des nouvelles règles pour l'utilisation sans licence des bandes TV. L'accès au spectre selon ces nouvelles règles diffère significativement de celui des systèmes radio classiques et introduisent par conséquent de nouveaux défis techniques. Plus particulièrement, il est envisagé qu'une base de données puisse informer un terminal des bandes de fréquence disponible. L'utilisation de cette base de données nécessite qu'un terminal puisse estimer d'une manière relativement précise sa localisation. Dans un contexte urbain l'utilisation du signal GPS n'est pas toujours possible (ex canyon urbain). Il faut donc trouver d'autres stratégies de localisation. Une manière simple de se localiser est de détecter les réseaux mobiles dans l'environnement et corréler les informations pour déterminer sa position. Plus le nombre de cellules détectées est important plus la localisation sera précise. Le stage propose donc d'étudier les mécanismes de recherche de cellules au niveau couche physique pour les réseaux mobiles et plus particulièrement pour le LTE. Le futur stagiaire pourra s'appuyer sur l'expérience de l'équipe sur le LTE et sur les algorithmes de recherches de cellules 2G et 3G déjà étudiés. En fonction des résultats une pré-étude d'architecture générique multistandard pourra être menée en vue d'une réalisation sur une plateforme de prototypage.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Algorithmes de radiolocalisation adaptés à une architecture de réception Ultra Large-Bande multi-doigts
Cadre du stage : Avec l’émergence de nouveaux services topo-dépendants ou géo-référencés (détection et surveillance d’objets personnels ou d’individus proches, inventaires intelligents, navigation personnelle dans les bâtiments, etc.), la radiolocalisation dans les réseaux sans-fil a connu un essor très important ces dernières années. Parallèlement à la publication du standard radio bas-débit IEEE 802.15.4a [1], un récepteur de signaux radio impulsionnels (i.e. couvrant une ultra-large bande de fréquences) (IR-UWB) et multi-doigts (i.e. de type RAKE) a été récemment intégré avec succès [2]. Cette nouvelle architecture, peu gourmande en énergie (i.e. avec une consommation moyenne de l’ordre de 10s de mW), permet la détection de signaux de faible puissance, tout en assurant des débits d’information adaptables (<50Mbp) en fonction de la portée (i.e. jusqu’à plusieurs centaines de mètres). Une autre particularité du récepteur réside dans sa capacité à apprécier précisément les temps d’arrivée (TOA) des séquences d’impulsions transmises, sans pour autant nécessiter un échantillonnage rapide du signal reçu. Dans des conditions d’espace libre (i.e. sans obstruction du lien radio), cette solution permet ainsi de mesurer des temps de vol et donc des distances entre dispositifs, avec une erreur de l’ordre de quelques centimètres. Cependant, les conditions de propagation réelles jouent in fine un rôle déterminant sur les performances de localisation, dans des cas non-contrôlés d’utilisation indoor (e.g. dispositif radio à la main ou en poche). En pratique, l’obstruction des liens radio par le corps de l’utilisateur ou les murs, ainsi qu'une orientation défavorable du dispositif, peuvent donner lieu à l’apparition d’erreurs significatives sur les distances mesurées. Mais la corrélation spatio-temporelle des trajets multiples reçus, ainsi que le caractère erratique et ponctuel des cas sévères d’obstruction, constituent des informations constructives en vue d’améliorer les performances de localisation. De nouvelles approches ont ainsi vu le jour dans la littérature ces dernières années: modélisation du biais affectant le TOA mesuré au niveau de filtres de poursuite, positionnement à base de points virtuels de réfection, retournement de méthodes déterministes de prédiction de la propagation... Pour la plupart, ces solutions supposent l'utilisation de modèles peu réalistes ou s’avèrent trop complexe, en requérant une puissance de calcul ou des dispositifs hardware incompatibles avec les capacités embarquées et les consommations visées. Dans le cadre de ce stage, on se propose donc de concevoir de nouveaux algorithmes de poursuite, qui puissent tirer profit des spécificités de ce système IR-UWB à haute précision temporelle. En particulier, on ira dans le sens d’une meilleure exploitation des trajets multiples résolus au niveau des différents doigts du récepteur. Un objectif sera de garantir des performances de localisation équivalentes à celles atteintes en situation de visibilité radio. Il s’agira aussi de se doter de fonctions connexes, qui pourront assister la fonction de localisation (détection d'obstruction par exemple). Travail demandé : - Etat de l'art sur les algorithmes de radiolocalisation s'appuyant sur la technologie radio IR-UWB; - Apprentissage de l'architecture de récepteur développé au LETI ainsi que des modèles MATLAB fournies; - Développement de modèles et d'algorithmes de poursuite adaptés à l'architecture du récepteur multi-doigts; - Test et évaluations des performances en simulation et à partir de mesures réelles; Références : [1] ”Part 15.4: Wireless medium access control (MAC) and physical layer (PHY) specifications for low-rate wireless personal area networks (WPANs)”, IEEE Std 802.15.4a-2007 document (Amendment to IEEE Std 802.15.4-2006), 2007. [2] G. Masson, et al., “A 1nJ/b 3.2-to-4.7GHz UWB 50Mpulses/s Double Quadrature Receiver for Communication and Localization”, in Proc. ESSCIRC’10, pp.502-505, Sept. 2010
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Prostethic Synapses based on Resistive Memory Technologies
Introduction - While the scaling of transistor-based CMOS memories (as Flash and DRAM) is approaching its physical limits in nanometer technologies, novel resistive memory architectures (storing information bits as the resistance value imposed on a resistive-variable device), such as Phase Change Memories (PCM), Programmable Metallization Cell (PMC) or memristors (also named Oxide Resistive RAM, OxRAM) hold the potential of a much higher integration density (in particular in the 3D cross-bar monolithic approach). They also offer tremendous capabilities, ideally collecting benefits of SRAM, DRAM, and Flash memory (i.e.: speed, density, non-volatility, power efficiency). Aside from the main memory applications, Resistive memory devices (named RRAM) by default are also very elementary or simplistic electrical models of the biological synapse for the following reasons: (a) Two - Terminal, Nanoscale ; (b) Conductance/Resistance Modulation (i.e. can be programmed with electrical pulses analogous to neuron action potential) ; (c) changes (dynamic) and stores (non- Topic of the stage - In neurobiology there is a strong need of advanced neuro-prostethic systems able to communicate with the brain cortex, serving both to map and locally stimulate the neuronal activity. These will enable researchers to take samples in real time, giving them a precise picture of the neuronal activities during certain processes such as Parkinson's disease. The main idea will be thus to develop a specialized neural probe with intelligent RRAM array, with the following functionalities: 3D spatial mapping of neuron activity through different layers of cortex/brain tissue, offsite storage of synaptic weights/patterns in response to a stimuli, possibility of by-passing a real synapse with an artificial RRAM synapse. Main Tasks of the Stage - The object of the stage will be to perform an experimental work in order to make a proof of concept of the prostetic synapses by integration of RRAM neuron/synapses (already available in LETI) in a new real-time data acquisition system for neurosciences studies, named NeuroPXI, which has been developed by the. This brain-interface platform already well-established will allow to test the RRAM demonstrator in-vitro and in-vivo (in collaboration with the laboratory CLINATEC). The Laboratory: The stage work will be performed in the Advanced Memory Technologies Laboratory of CEA-LETI (http://www-leti.cea.fr/en), a world leader laboratory in the creation and transfer of innovation from microelectronics technologies to applications within Europe. The PhD student will interact with the experts of the Micro-technologies for Biology and Healthcare Division from LETI (DTBS) as well as with neurobiologists from CLINATEC, the multidisciplinary biomedical research center (formed by Leti, Grenoble University Hospital and Joseph Fourier University) focus on developing innovative treatments for cerebral and neuro-degenerative disorders. LETI is part of the Grenoble MINATEC innovation campus (http://www.minatec.com/en), which is home to 2,400 researchers, 1,200 students, and 600 technology transfer experts on a state-of-the-art 20-hectare campus offering 10,000 square meters of clean room space. MINATEC is located in the Grenoble-Isère French region, otherwise known as France's Silicon Valley, a unique scientific, industrial and cultural environment, with its research centres, university campus, 500 foreign companies and 40,000 scientists, engineers and technicians employed in the area. Stage Advisor:Barbara DE SALVO, PhDAdvanced Memory Technology LaboratoryCEA LETI MINATEC Campus17 rue des Martyrs, 38054 Grenoble CEDEX 9+33 4 38 78 64 97Email : barbara.desalvo@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
tude et validation d'architecture pour un capteur de gaz sur technologie silicium
le CEA/LETI effectue des développements de nouveaux capteurs de gaz ultra-sensibles de géométries nanométriques. De façon conjointe à ces capteurs, leur mise en oeuvre nécessite la mise en oeuvre d'une électronique permettant de conditionner les signaux pour en permettre la mesure ainsi que la stimulation de façon adaptée.L'objectif de ce stage est donc le développement d'une telle électronique pour un capteur de type TCD (Thermal Conductance Detector). Le stage se déroulera en 3 phases:- A partir d'un modèle du capteur, une étude d'architecture validera le principe de la mesure (l'architecture retenue doit permettre d'envisager son intégration future sur circuit intégré),- le développement d'une carte électronique incluant des composants standards (FPGA, amplis, ...) permettra de mettre en oeuvre l'architecture,- la mesure d'un capteur disponible associé à cette électronique permettra de valider l'architecture.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'architecture et circuit intégré pour capteur d'image permettant de mettre en oeuvre l'acquisition compressée.
Ce stage consistera à valider des architectures très innovantes exploitant la représentation parcimonieuse des images. Cette méthode est extrêmement récente dans le domaine de l'électronique et semble être très prometteuse. L'acquisition compressée (ou compressive sensing) est un nouveau domaine d'étude mathématique du traitement du signal. Théoriquement, ce paradigme permet de réaliser des imageurs avec des performances encore jamais atteintes jusque là. Il s'agira aussi de concevoir les schémas électriques et d'optimiser par simulation les performances de ces architectures (bruit, vitesse, efficacité). Ce stage sera très formateur en électronique analogique et mixte. Des notions d'électronique de très bas bruit et de basse consommation seront largement mises en jeu. De solides notions en traitement du signal seront aussi nécessaires, selon le profil du candidat. Le candidat devra faire preuve d'un goût affirmé pour l'électronique intégré et mixte, pour le traitement du signal appliqué en électronique, et pour la créativité. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Analyse morphologique de nano-structures par diffusion centrale des rayons X
www-leti.cea.frResponsable du stage : Nom - Prénom : Gergaud PatriceAdresse email : patrice.gergaud@cea.frTéléphone : 04 38 78 31 43Direction / Institut / Département / Service / Labo : DRT / LETI / DTSI / SCMC Sujet :Les nouvelles propriétés offertes par les nano-objets, qu'elles soient électroniques, magnétiques, photoniques ou catalytiques, sont intimement liées à leur structure interne (échelle atomique) et à leur morphologie (échelle nanométrique). L'étude de ces nano-objets nécessite donc le développement de techniques dédiées permettant notamment de caractériser leur forme, leur taille ainsi que leur organisation spatiale. Outil complémentaire des techniques de microscopies (TEM, AFM, STM) -, la méthode de diffusion centrale des rayons X en incidence rasante (acronyme anglais GISAXS pour Grazing Incidence Small-Angle X-ray Scattering) connaît dans ce contexte un essor considérable. Elle permet en effet d'obtenir, de façon non destructive, une information statistique moyenne sur l'ensemble de l'échantillon et de faire un parallèle pertinent avec les propriétés physiques étudiées à l'échelle macroscopique. De plus, grâce à la modulation de la pénétration des rayons X dans la matière avec l'angle d'incidence, il est possible de caractériser des îlots déposés sur un substrat aussi bien que des nanostructures enterrées. Enfin, la technique permet de réaliser des mesures in situ et en temps réel dans de nombreux environnements. Elle nécessite parfois l'utilisation de sources RX extrêmement brillantes, l'emploi de détecteurs bidimensionnels d'excellente qualité, ainsi que le développement d'approches théoriques adaptées pour l'analyse quantitative des données expérimentales. Au sein du Leti, les applications de cette technique en micro-nanoélectronique sont nombreuses : Lithographie (Contrôle Dimensionnel) cinétique d'organisations de co-polymères à blocs, mémoires à base de nanoparticules (CBRAM, PCRAM), interconnections avancées (nanofils, nanoparticules c?ur-coquilles bimétalliques)... Par ailleurs, les aspects d'hygiène et de sécurité demandent de connaitre la présence et les caractéristiques de ces nanomatériaux.Dans ce contexte, le centre de compétences « Rayons X » du LETI, au sein de la plateforme de nano-caractérisation de Minatec, souhaite s'investir dans cette technique. De nombreuses expériences sur synchrotron (ESRF) ont été menées ou sont déjà prévues en 2013. En parallèle, le LETI va disposer courant 2013 d'un instrument de (GI-)SAXS/WAXS à l'état de l'art.L'objectif du stage sera de participer aux mesures et au traitement des données acquises lors de ces mesures. Il aura l'opportunité de croiser ces résultats avec les nombreuses techniques de caractérisation disponibles sur la PFNC. Ce stage se poursuivra dans le cadre d'une thèse qui sera axée sur l'application de cette technique aux différentes nanostructures décrites ci-dessus.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement de procédés de polissage mécano-chimique pour le collage des couches métalliques W, Al, Sn
L'intégration 3D consiste à empiler et interconnecter électriquement des composants électroniques qui actuellement communiquent entre eux par le biais d'un circuit imprimé de dimension macroscopique. Cette réduction des dimensions permet entre autres de minimiser l'encombrement du système (avantageux pour les applications mobiles), augmenter les performances du système par un échange plus rapide des informations entre les puces, et réduire la consommation électrique. Une étape majeure de l'intégration 3D est l'assemblage des puces entre elles. Il doit assurer la tenue mécanique mais aussi les interconnexions électriques. Pour de très faibles pas d'interconnexion (<20µm), les collages direct et thermocompressif métalliques sont des techniques d'assemblage à fort potentiel. Dans ces cas, le polissage mécano-chimique (CMP) des métaux réalisant le scellement est une étape essentielle. Le principe du CMP des métaux est généralement basé sur l'oxydation ou l'hydroxylation de la surface du métal et le retrait de la couche créée par voie mécanique ou par dissolution dans la solution de polissage. Suivant le métal, le type de dépôt, la taille des grains et d'autres paramètres à rechercher, le procédé de CMP n'est pas le même et vise à enlever de la matière ou à lisser la surface. Dans notre cas, il sera primordial de maîtriser les propriétés surfaciques des métaux polis : rugosité minimale (~0.3 à 0.4 nm RMS) ; composition chimique appropriée (couche d'oxyde assez fine pour être dissoute en température, pas de composé susceptible de dégazer en température) ; propreté optimale (contamination particulaire minimisée). Travail demandé Ce stage vient à la suite d'un travail exploratoire effectué en 2012 et continuera ces travaux qui ont permis de proposer quelques voies. Le travail commencera par une étude bibliographique sur le polissage des métaux comme le W, l'Al, le Sn. En parallèle le stagiaire sera formé sur les équipements de CMP en salle blanche mais aussi de caractérisation. Le candidat développera ensuite les procédés de CMP sur ces différents métaux en testant différentes solutions de polissage commercial puis en modifiant ces solutions pour en optimiser l'efficacité. On cherchera à déterminer une caractérisation de rugosité de surface (à l'échelle du nanomètre) rapide et fiable pouvant remplacer les mesures par microscopies par force atomique. Des analyses physico-chimiques seront menées afin de contrôler les procédés : une étude combinée de mesures de réflectivité, rugosités AFM, analyse du Haze et d'imagerie TEM nous permettra de déterminer les caractérisations à réaliser afin de travailler nos surfaces. Un plan d'expérience sera réalisé en termes de paramètres CMP et nettoyage afin d'obtenir des collages de bonne qualité. Les collages seront testés en température par analyse par microscopie acoustique, mesure d'énergie par insertion de lame et observation MEB. Internship framework: The 3D integration technology stack and electrically interconnect electronic components that currently communicate with each other through a circuit of macroscopic dimension. This reduction in size allows among others to minimize the footprint of the system (advantageous for mobile applications), increase system performance by a more rapid exchange of information between chips and reduce power consumption. A key step of 3D integration is the assembly of chips between them. It must ensure the mechanical strength but also the interconnections. For very small interconnection pad (<20µm), the direct and thermo-compression metallic bonding techniques have a high potential. In these cases, the chemical mechanical polishing (CMP) of metal making the seal is an essential step. The principle of CMP of metals is generally based on oxidation or hydroxylation of the metal surface and the removal of the layer created by a mechanical action. Depending on the metal, its growth parameters , grain size orientation and other parameters, the CMP process will be different. In our case, it will be essential to control the surface properties of polished metals: minimum roughness (~ 0.3 to 0.4 nm RMS); monitored oxide layer creation, no chemical residues that will create an outgasing with temperature); optimal cleanliness (particulate contamination minimized). Work description: This internship will continue n exploratory work started in 2012 and which allowed to propose some starting solutions. The work begins with a literature review on the polishing of selected metals selected in conjunction with training on the CMP equipment in a cleanroom. The candidate will then develop CMP processes on these metals by testing different commercial slurries. An expected result of this internship is also to point out a characterization of surface roughness (nanometer scale) that can replace in a faster way but with the same reliability the measurements made by atomic force microscopy. An experimental plan will be implemented in terms of cleaning and CMP parameters to obtain high-quality bonding. Physico-chemical analysis will be conducted in order to control the processes: a combined study of surface reflectivity measurements AFM observations, analysis of Haze and TEM imaging will allow us to achieve the best surfaces preparation. The bonding will be tested in temperature by acoustic microscopy analysis, energy measures by inserting blade and SEM observation. www-leti.cea.fr Responsable du stage : Nom - Prénom : Balan Viorel Adresse email : viorel.balan@cea.fr Téléphone : 04 38 78 32 36 Direction / Institut / Département / Service / Labo : DRT / LETI / DTSI / SSURF/LSJ Sujet : Développement de procédés de polissage mécano-chimique pour le collage des couches métalliques W, Al, Sn
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
architecture et algorithme pour circuit de nouvelle génération en imagerie infra-rouge
Dans le cadre de la réalisation d'un capteur d'image infra-rouge de nouvelle génération, des n?uds de calculs et de traitement d'image ont été intégrés au plus près des pixels. Il s'agira dans ce stage d'utiliser ces n?uds de calculs et de développer et d'optimiser les algorithmes qui seront embarqués directement dans le capteur. Développement VHDL pour FPGA, compilation assembleur spécifique pour calculateur distribué intégré dans un capteur d'image infra-rouge. Résultats du développement soumis au test sur des images infra-rouge. Optimisation, des algorithmes de traitement d'image. Ce stage s'adresse à des candidats motivés par les technologies de conception de circuit intégrés très avancés. Il permet d'avoir une expérience très complète sur les aspects circuits intégrés et justement le lien essentiel entre le software et l'hardware, il permet d'expérimenter le co-design et d'ouvrir idéalement les portes de l'optimisation des contraintes de performance à savoir: consommation de puissance, efficacité de traitement, sensibilité, niveau de bruit. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
tude et prototypage de systèmes électroniques dans divers domaines d’applications (habitat, transport, énergie, télécommunications, sport)
Unité d'accueil :Au sein de MINATEC, campus d'innovation en micro et nanotechnologies de Grenoble (2400 chercheurs, 1200 étudiants et 600 industriels), la plateforme PEPITE du CEA-LETI met à disposition des PME et Entreprise de Taille Intermédiaire (ETI) du personnel, de l'équipement et des compétences afin de leur permettre d'utiliser des technologies matures développées au sein du Leti. Dans une démarche d'innovation, elle offre la possibilité d'une ingénierie spécifique adaptée à des projets courts (de six à douze mois) réalisables par des étudiants encadrés par des ingénieurs de recherche.Contexte :Des projets PEPITE sont en cours de montage avec différentes entreprises (PME ou ETI) Intermédiaire). Ils ont une durée de 6 mois environ avec comme objectif la réalisation de démonstrateurs de faisabilité ou de prototypes industriels. Le stagiaire aura la possibilité de travailler dans des domaines tels que l'électronique RF, l'électronique embarquée ou la mise en ?uvre de capteurs, par exemple. Ces projets sont pilotés par un ingénieur de l'équipe PEPITE; un expert du domaine concerné encadrera le stagiaire.Sujet de stage :Après un éventuel état de l'art, différentes étapes conduiront à la réalisation du démonstrateur ou du prototype :· Caractérisation - simulation· Conception - réalisation· Tests et évaluation des performances du système réalisé. Exemples de projets déjà réalisés : Conception et réalisation d'une antenne intégrée dans un dispositif nomade - Conception d'une balise GPS pour l'étude des domaines vitaux de l'aigle de Bonelli - Étude comparative de systèmes de localisation indoor - Étude et conception de systèmes de télé alimentation par induction - Conception d'une antenne à formation de faisceau pour nano satellites - Étude de système de communications sans fil pour divers applications - Électronique de contrôle et gestion pour batterie de vélo à assistance électrique.Le sujet sera défini plus précisément avant le début du stage.Profil recherché :Un(e) étudiant(e) de dernière année d'école d'ingénieur de préférence.- Spécialités recherchées : télécommunications - électronique - électromagnétisme- Connaissance de logiciels de simulation, de Matlab, etc…- Goût pour l'innovationContact : Mr Norbert DANIELE - Tél. : 04.38.78.91.67 - pepite@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
développement d'une architecture et circuit intégré de convertisseur analogique-numérique adaptatif à son environnement et utilisation
Ce stage consistera à valider des architectures très innovantes de convertisseurs analogique-numérique adaptatifs à leur environnement. Il s'agira aussi de concevoir les schémas électriques et d'optimiser par simulation les performances de résolution, de bruit, de vitesse. Ce stage sera très formateur en électronique analogique et mixte, les notions électroniques de très bas bruit et de basse consommation seront largement mise en jeux.Le candidat devra faire preuve d'un goût affirmé pour l'analogique intégré et mixte, le traitement du signal appliqué en électronique, et pour la créativité. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mesures acoustiques du système 5V/LTO
Ce stage, en collaboration avec l'INES, concerne la compréhension des phénomènes de dégradation du système 5V/LTO par mesures des émissions acoustiques. Cette technologie a déjà permit d'entendre les phénomènes de passivation des électrodes et d'expansion volumique du Silicium. Dans le système 5V/LTO, les dégradations sont liées à la décomposition de l'électrolyte lorsqu'il est soumis à haut potentiel engendrant un dégazage du système et une éventuelle passivation de l'électrode négative. L'émission acoustique peut donc s'avérer une technologie intéressante pour déterminer à quel moment du cycle électrochimique et selon quel paramètres (process, design, test etc...) ont lieux les dégradations (dégazage, passivation) du système afin de mieux les comprendre et de pouvoir y remédier. La proposition de stage comprends la fabrication des accumulateurs type pouch cell et pile bouton, le test électrique sur banc arbin, les mesures d'émission acoustique à Ines (sur Chambéry) et l'analyse des résultats.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Apprentissage actif pour l'annotation semi-automatique de vidéos
ContexteL'évaluation objective des performances des algorithmes d'analyse vidéo et plus généralement des systèmes de perception est un enjeu stratégique pour le développement, la mise au point, la caractérisation, et le positionnement des solutions innovantes intégrant ce type de technologies. Les projets de R&D Quasper et Methodeo, dans lesquels le CEA LIST est partenaire avec des acteurs industriels majeurs du domaine de la sécurité, de l'automobile et des transports, sont dédiés à ces questions.L'évaluation de systèmes vidéo requiert la connaissance d'une vérité terrain, souvent difficile à obtenir autrement que par annotation des vidéos. L'annotation de bases de vidéos volumineuses, réalisée quasi exclusivement à la main, est une tâche extrêmement coûteuse. On estime que l'annotation d'une vidéo de 2 min présentant environ 40 objets demandera 20h de travail à un annotateur entraîné. Il est donc primordial de proposer des solutions automatiques ou semi-automatiques permettant d'accélérer la génération des vérités-terrains. ObjectifL'objectif du stage est de développer un algorithme d'apprentissage actif pour l'annotation semi-automatique des vidéos. L'idée principale est d'utiliser de manière pertinente les labellisations fournies par l'utilisateur, tout en minimisant leur nombre, pour générer les détourages des objets et l'annotation de leur trajectoire dans les vidéos. Le processus implique des étapes d'apprentissage et d'optimisation qui sont très gourmandes en ressources de calcul. Une attention particulière sera donc portée sur l'optimisation des algorithmes. Références[1] VATIC, Video Annotation Tool from Irvine, California, http://mit.edu/vondrick/vatic/[2] Video Annotation and Tracking with Active Learning, C. Vondrick and D. Ramanan, Neural Information Processing Systems, 2011. Pièces à fournir: - CV, notes et classements à disposition, lettre de motivation
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Prototypage d'accumulateur Lithium-air
Avec le développement de nouveaux usages, le besoin de stocker l'énergie s'accroît. L'accumulateur lithium-air est un candidat possible avec lequel il serait possible de dépasser les capacités de stockage limitées des accumulateurs lithium-ion. Le stage vise à réaliser le prototype d'une cellule lithium-air complète avec un électrolyte aqueux. Ainsi il sera possible de tester les différents matériaux réalisés et valider les solutions techniques envisagées. Il sera demandé de synthétiser et de mettre en oeuvre les matériaux polymères et/ou inorganiques qui composent la cellule. Ils devront ensuite être assemblés pour former un prototype optimisé. L'optimisation sera réalisée par itération successive grâce au retour d'expérience. La cellule sera testée électrochimiquement en faisant varier les nombreux paramètres qui influent comme la vitesse de cyclage, la température, l'hygrométrie, la nature du gaz ... La caractérisation ante et post-mortem s'effectuera avec l'aide du MEB, la microscopie infrarouge, la spectroscopie d'impédance, des analyses calorimétriques, la tomographie 3D qui permettront de modifier les matériaux et la cellule en vue de son optimisation.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Adaptation des technologies de Réalité Virtuelle pour une utilisation web et nomade
Contexte : Les technologies de réalité virtuelle mises en oeuvre dans le laboratoire sont aujourd'hui des techniques qui ont été historiquement dédiés à l'industrie. L'arrivée dans le marché grand public des périphériques de capture de mouvement (Kinect) ou de vision stéréoscopique (TV3D) démocratise l'utilisation des technologies de réalité virtuelle; en particulier dans le milieu du divertissement. Descriptif du sujet : Le stage consiste adapter la suite logicielle utilisée dans le laboratoire pour des usages de réalité virtuelle dans un contexte web et nomade (Android, etc.). Il faudra en particulier développer une première maquette d'utilisation web (standard w3c/kronos WebGL, HTML5, etc.) et examiner les éventuelles possibilités de déploiement cloud (IaaS, PaaS, SaaS) envisageables dans un contexte interactif
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mise en place de processus de qualité logicielle dans une plateforme de réalité virtuelle.
Contexte : Les technologies de réalité virtuelle sont aujourd'hui des techniques qui ne sont plus limitées à un usage de laboratoire. En effet, la maturation des technologies et des algorithmes ont permis l'utilisation de la réalité virtuelle dans un contexte de production (pour l'industrie de l'automobile, l'aéronautique, le divertissement, etc.). Dans ce contexte, les méthodologies de développement logiciel qui historiquement étaient ciblées sur des besoins de laboratoires ont été adaptées pour répondre aux besoins de fiabilité de et stabilité requises dans un contexte de production. Descriptif du sujet : Le stage consite à adapter et enrichir les méthodes de qualité logicielle dans le contexte de la réalité virtuelle. En particulier il faudra non seulement adapter des protocoles de validation pour une mise en oeuvre automatique, mais concevoir des tests et des procédures afin de prendre en compte la particularité logicielle apportée par les technologies de réalité virtuelle; par exemple on pourra citer la visualisation 3D stéréoscopique, la simulation interactive, l'utilisation de périphériques de capture de mouvement professionnels ou grand public (Kinect).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Intégration et évaluation d'un système unifié de co-localisation en Réalité Virtuelle
Contexte : Les technologies de réalité virtuelle mises en oeuvre dans le laboratoire sont aujourd'hui des techniques qui ont été historiquement dédiés à l'industrie. L'arrivée dans le marché grand public des périphériques de capture de mouvement (Kinect) ou de vision stéréoscopique (TV3D) démocratise l'utilisation des technologies de réalité virtuelle; en particulier dans le milieu du divertissement. Descriptif du sujet : Le stage consiste intégrer et évaluer des dispositifs de réalité virtuelle prenant en compte la co-localisation de l'utilisateur par rapport aux interfaces qu'il manipule. En particulier on cherchera à définir de façon unifiée l'usage des périphériques de visualisation 3D (tel un système d'écrans ou casque HMD) de capture de mouvement et de retour d'effort.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
tude et développement de nouveaux Algorithme de Marche et Course pour Robots Bipèdes
De nouveaux algorithmes de marche et de course bipède robuste ont été développés par le Laboratoire de Simulation Interactive. Ces algorithmes sont basés sur un modèle de pendule inversé linéaire et les variables de commande sont le temps et la longueur de pas. Ces algorithmes, d'abord simulés dans un cadre idéal ont été portés sur un simulateur de bipède simple sous ARBORIS (Logiciel libre - développement CEA LIST/ISIR - voir http://chronos.isir.upmc.fr/~barthelemy/arboris ). L'objectif du stage consistera :· à transporter ces algorithmes dans l'environnement XDE (simulateur physique temps réel développé par le CEA List - voir http://www.kalisteo.com/lsi/humain-virtuel-demonstrations/blog ) ;· étendre ces algorithmes pour des pieds non ponctuels ;· appliquer et valider ces algorithmes sur des robots humanoïdes en simulation ;· comparer ces algorithmes avec ceux de l'état de l'art
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude et conception d'un actionneur magnéto-rhéologique pour les interfaces à retour de force
Une interface haptique est un dispositif robotique qui contribue à l'accomplissement de certaines tâches dans un environnement où l'homme ne peut intervenir directement. Les utilisations les plus courantes comprennent la téléopération, le contrôle de véhicules, les dispositifs de formation médicale et la chirurgie assistée par ordinateur entre autres. Il existe deux cas d'utilisation: Si l'interface ne produit aucun retour d'effort, l'utilisateur doit pouvoir la déplacer librement et sans ressentir sa présence. Cependant lorsque l'interface haptique simule un obstacle virtuel, l'impédance de l'interface doit être la plus haute possible. Les actionneurs doivent ainsi couvrir une large plage de forces afin de pouvoir assurer un rendu haptique transparent et fiable. L'objectif de ce stage est de développer, modéliser et réaliser un concept innovant de frein rotatif miniature à sens de freinage réglable, basé sur la technologie des fluides magnéto-rhéologiques (MR) adapté aux interfaces haptiques. Les fluides MR sont des suspensions de particules ferromagnétiques dans un liquide porteur non magnétique. L'action d'un champ magnétique induit l'aimantation des particules qui forment alors des chaînes. D'un point de vue macroscopique cette aimantation est perçue comme un changement de la viscosité du fluide. Il est alors possible contrôler son écoulement et par conséquent, l'effort de freinage en modifiant le champ magnétique appliqué. Tout d'abord le stagiaire devra réaliser une étude bibliographique sur les travaux existants. Le comportement magnétique ainsi que les efforts mécaniques seront modélisés analytiquement et par éléments finis. Il s'agira ensuite de réaliser et caractériser le dispositif complet. Afin de valider le modèle étudié on se basera, par exemple, sur une application du type bouton rotatif à retour d'effort. Les performances du système seront confrontées à celles d'un frein MR de haute performance développé au sein du laboratoire.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement et intégration d'un actionneur ultrasonique sphérique
Dans le cadre de la stabilisation d'une caméra embarquée soumise à des vibrations de grande amplitude, le Laboratoire des Interfaces Sensorielles et Ambiantes a développé un moteur à ultrasons sphérique permettant le déplacement d'un objet suivant deux axes de rotation.L'objectif de ce stage et d'intégrer l'ensemble des recherches réalisées jusqu'à présent sur cet actionneur dans un prototype fonctionnel de taille miniature. Les missions confiées au stagiaire comprendront donc :· Le développement mécanique de la structure supportant le moteur et notamment la recherche de solutions innovantes permettant le maintien en position de la sphère· L'intégration de l'électronique de commande du moteur développée au laboratoire· Le développement et l'intégration de l'électronique associée aux différents capteurs (positionnement sphérique, capteurs inertiels)Enfin, le prototype réalisé sera caractérisé et éventuellement utilisé pour la stabilisation d'une micro-camera. Une bonne maîtrise des outils associés à la conception assistée par ordinateur est préférable (Solidworks, Eagle…). De bonnes capacités de communication et un esprit d'initiative seront appréciés.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Conception de photodétecteurs plasmoniques
Le CEA/Leti développe des solutions innovantes pour la détection infrarouge, basées sur l'utilisation de propriétés optiques inhabituelles de nanostructures métalliques. Les métaux peuvent en effet être le support de modes électromagnétiques de surface appelés plasmons, qui permettent par exemple un certain nombre d'effets originaux comme la réfraction négative. Dans les systèmes d'imagerie IR, les plasmons sont utilisés pour concentrer la lumière dans des volumes sub longueurs d'onde, inférieurs à la limite de diffraction dans les systèmes non métalliques. Par exemple, nous avons montré que des structures proches de celles d'antennes patch permettent de diminuer l'épaisseur de semi-conducteur utilisé, et donc de diminuer le bruit de photodétection, tout en préservant l'efficacité quantique de détection [1]. Nous avons aussi mis en évidence une propriété originale de triage de photons lorsqu'une assemblée de nanoantennes de taille différente sont positionnées suffisamment proches les unes des autres [2]. Ceci équivaut à une fonction de filtrage sans perte d'efficacité, et ce grâce au caractère nanophotonique du résonateur.[1] « Plasmon-based photosensors comprising a very thin semiconducting region », J. Le Perchec, Y. Desières, R. Espiau de Lamaestre, Appl. Phys. Lett. 94, 181104 (2009) ; [2] « Subwavelength optical absorber with an integrated photon sorter » J. Le Perchec, Y. Desieres, N. Rochat, and R. Espiau de Lamaestre , Appl. Phys. Lett. 100, 113305 (2012).Travail proposé:Après une phase d'apprentissage des mécanismes physiques en jeu lors de l'interaction d'une onde électromagnétique avec une nanostructure métallique, le(la) candidat(e) concevra et étudiera la réponse angulaire et spectrale, ainsi que l'efficacité quantique de détecteurs nanostructurés, en collaboration avec les autres membres de l'équipe de conception. Cette étude sera menée à l'aide d'outils de simulation numérique (FDTD/RCWA) développés au sein du laboratoire, en lien avec les personnes en charge de l'intégration de ces détecteurs sous forme de matrices pour l'imagerie. Le(la) candidat(e) participera aussi à la caractérisation des structures fabriquées: caractérisation électrique (courbe IV, bruit) ainsi que propriétés optiques (efficacité quantique, réponses spectrales angulaires et en polarisation), en fonction de l'avancement des travaux. Nous recherchons des candidat(e)s ayant fait preuve d'excellence lors de leur parcours scolaire, et très motivé(e)s par la nanophotonique appliquée aux dispositifs d'imagerie en rupture. D'excellentes capacités analytiques et numériques, combinées à l'aisance à travailler avec des expérimentateurs seront appréciées favorablement. Le niveau d'étude des candidat(e)s sera au moins celui d'un Master2, de préférence en Physique/Nanoscience/Optique/Photonique. Les candidat(e)s enverront leur CV, leur bulletin de note avec classement et une lettre de motivation au contact ci dessus.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Système de localisation pédestre en intérieur par anémométrie.
La localisation de piétons en milieu intérieur est une problématique d'actualité à laquelle le CEA-LIST s'intéresse depuis plusieurs années. Parmi les technologies existantes, une solution innovante est en cours d'étude dans notre laboratoire et qui repose sur la localisation par anémométrie. Un premier prototype, couplé à une smartphone, mesurant la vitesse de la personne suivant une direction a été développé et donne des résultats très prometteurs. L'objectif de ce stage consiste à enrichir ce prototype pour lui permettre non seulement de mesurer la vitesse suivant les 2 directions de l'espace mais également de détecter le changement d'étage ainsi que le cap suivi par la personne. Les travaux se dérouleront en plusieurs étapes :- Intégration d'un capteur anémométrique supplémentaire pour adresser une mesure de vitesse 2D,- Intégration d'un capteur de pression pour la détection des changements d'étages,- Étude de l'utilisation du gyroscope du smartphone, ou intégration d'un gyroscope supplémentaire pour connaître l'orientation de la personne,- Évaluation des performances et des limites du nouveau prototype développé. Le candidat devra posséder des compétences en électronique (électronique numérique et analogique), en informatique (programmation de l'algorithme de traitement des données capteurs, programmation Androïd) ainsi que des bases en traitement du signal (analyse des données capteurs).
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement de couches barrières optimisées pour OLEDs
Cadre du stage : Les dispositifs optoélectroniques utilisant des semi-conducteurs organiques tels que les cellules solaires ou les diodes électroluminescentes organiques (OLED) sont extrêmement sensibles à l'humidité et à l'oxygène et doivent être encapsulés par des dépôts monolithiques de haute qualité formant une barrière à ces gaz et laissant le passage de la lumière . Il est donc primordial aujourd'hui de développer des couches minces d'encapsulation transparentes et conductrices applicables au dispositif organique comme les OLEDs et les OPVs. Objectifs du stage : L'objectif de ce stage est de mettre en place l'utilisation d'oxyde conducteur et transparent réalisé à basse température (t < 100°C) au sein de l'activité OLED du LETI. Le dépôt d'oxyde sera réalisé par différentes techniques à basse température (<100°C). Les caractéristiques électro-optiques de l'oxyde seront optimisées par la mise en ?uvre d'un plan d'expérience sur les paramètres de dépôt. On tracera le comportement de résistivité et de transmission en fonction des paramètres de dépôt. Les dépôts seront aussi réalisés sur des substrats plastiques tels que le PET (poly(éthylène-téréphtalate)) afin d'estimer sur un perméamètre leur qualité barrière, en terme de WVTR (Wator Vapor Transmission Rate). Au final, ces couches seront implémentées sur des structures OLED comme électrode transparente à la fois conductrice et encapsulante.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Mécanismes de redistribution de marges CPU pour tolérer la violation de budgets de temps pour systèmes temps-réel critiques
Contexte : Un applicatif temps-réel critique spécifie différents type de contraintes temporelles sur les traitements. En particulier sur une chaine de traitement de fonctionnels, des contraintes de latence/délai sont généralement exprimés entre l'occurrence d'un traitement en début de chaine et la réaction associée en fin de chaîne. Dans le cadre des systèmes avioniques, une description formelle de la concurrence d'exécution et des mécanismes de communications de l'IMA a permis de calculer ces "temps de traversée au pire cas" (WCTT) (référence 1). Ces problématiques de WCTT constituent le cadre de ce stage. L'objectif de ce stage est premièrement d'adapter la formulation du problème de WCTT du contexte avionique IMA au modèle d'exécution et de communication de la méthode de conception de systèmes temps-réels critiques développés au sein du laboratoire. Un second objectif est alors d'implémenter au sein de la chaine de développement un outil permettant de calculer pour l'ensemble des flots de données associées à des chaînes de traitements fonctionnels, la contrainte de bout-en-bout résultant des choix de conception réalisés au niveau applicatif. Une évaluation de l'outil sur des applications industrielles sera réalisée et évalué. Réféfence 1 - Michaël Lauer, Frédéric Boniol, Jérôme Ermont and Claire Pagetti. Latency and freshness analysis on IMA systems. In 16th IEEE Conference on Emerging Technologies and Factory Automation (ETFA'11), Toulouse, France, September 5-9 2011.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Techniques combinées matériel/logiciel pour la génération de noyaux de calculs
La compilation est la traduction d'un programme vers un programme exécutable, avec comme objectif de faire le code le plus rapide possible. L'utilisation des ordinateurs dans des contextes différents (téléphone portable, calcul haute performance, set top box, système embarqué automobile, ...), font que les objectifs sont maintenant bien plus variés que uniquement la performance. Les objectifs actuels sont la taille des programmes, le coût énergétique, l'utilisation de fonctions spécialisées, l'adaptation aux données, etc. Par ailleurs les performances des applications dépendent de plus en plus fortement des jeux de données, leur tailles, leur emplacement mémoire, leur valeurs deviennent plus importants que le code lui même : un produit de matrice 4x4 ne devrait pas être optimisé comme un produit de matrice 1024x1024. Le sujet de stage se place dans le contexte de la génération de code en fonction des données. Il s'agit de concevoir des noyaux de calculs spécialisés utilisés dans des applications gourmandes en calcul dans les domaines de l'embarqué (traitement d’image et traitement vidéo, réception 3G-LTE, etc.) ou du High Performance Computing (supercalculateurs massivement parallèles). Cette approche permet de réaliser des optimisations très efficaces puisque les données à traiter sont connues, mais la contrepartie est le temps nécessaire pour la génération du code du noyau de calcul au runtime. L'objectif de ce stage est d'imaginer des mécanismes matériels permettant d’accélérer la génération de code ou d'aider , en mettant en œuvre des mécanismes de surveillance sur les zones de stockage des données. De tels mécanismes permettront de ne déclencher la génération de code que si les données ont été effectivement modifiées en mémoire. Le sujet de stage se place également dans un contexte de développement logiciel sur architecture « many-core », c’est-à-dire au-delà de la centaine de cœurs. Ojectifs du stage Le stagiaire devra : * faire un état de l’art sur les architectures matérielles pour la gestion mémoire, et les mécanismes qui permettent d’exécuter du code à partir d’un évènement matériel * spécifier une solution matérielle adaptée, et de l’implémenter sur un simulateur dans une application exemplaire * faire des mesures de la solution mise en place pour la positionner vis-à-vis de l’état de l’art Profil du candidat : * expérience du développement C : si possible une bonne expérience de la programmation « bas niveau » ou proche du matériel, et des techniques d’optimisation logicielles en fonction du matériel cible * connaissance des techniques de compilation classiques * bonne culture générale des procédés technologiques en jeu dans les architectures de processeurs Le stage s’effectuera au sein d’un des laboratoires du CEA-LIST : le LaSTRE (Laboratoire sur les fondements des Systèmes Temps-Réel Embarqués), qui travaille sur la mise en œuvre de méthodes et d’outils pour les environnements temps-réel critiques, les applications embarquées fortement contraintes et les architectures massivement parallèles. Le stagiaire sera rattaché à l’équipe se trouvant à Gières, sur le campus universitaire de Grenoble. Le stage sera rémunéré
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'un module de génération de contre-exemples pour un outil de preuve de programmes
Cadre du stage : Le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant qui mène ses recherches en partenariat avec les grands acteurs industriels du nucléaire, de l’automobile, de l’aéronautique, de la défense et du médical pour étudier et développer des solutions innovantes adaptées à leurs besoins. Au sein du CEA LIST, le Laboratoire Sûreté des Logiciels (LSL), localisé à Saclay (Essonne), développe les outils d'aide à la validation et à la vérification de logiciels et de systèmes matériels/logiciels. L'un des nos outils, nommé PathCrawler, permet de générer des cas de test et de les exécuter afin d'activer tous les chemins d'exécution possibles d'un programme C. Il utilise une instrumentation fine du programme sous test, le traduit vers un ensemble de contraintes et applique une stratégie spécifique de parcours et de résolution de contraintes à l'aide d'un solveur de contraintes. Un autre outil du laboratoire, nommé Frama-C, permet d'utiliser l'analyse statique pour calculer les valeurs des possibles des variables à chaque point de programme, trouver des menaces d'erreurs à l'exécution, prouver des propriétés du programme, etc. Objectifs du stage : Ce stage vise à développer une nouvelle fonctionnalité dans un outil de preuve de programme permettant de générer des données de test pour un chemin donné. En cas d'un échec de la preuve (effectuée par les greffons de Frama-C), l'utilisateur souhaite comprendre la raison de cet échec et avoir un contre-exemple avec des valeurs d'entrée du programme qui montrent que cette propriété à prouver est effectivement fausse sur cet contre-exemple. Cette nouvelle fonctionnalité pourra être développée en utilisant le greffon de preuve WP de Frama-C et le solveur de contraintes COLIBRI développés au laboratoire LSL. Il conviendra de trouver une représentation adaptée des contraintes et les transmettre dans le solveur de contraites pour la résolution. Selon la durée et le type de stage (Pro ou Recherche), différentes contraintes et un travail de conception et de modélisation adapté seront réalisés. Cette nouvelle fonctionnalité ouvre des perspectives d'application intéressantes en vérification de programmes qui pourront être en partie abordées pendant le stage. Ce stage permettra au stagiaire de découvrir divers outils de vérification de logiciels et les technologies utilisées, et d'acquérir ainsi des compétences de plus en plus demandées par les entreprises. Il existe des possibilités de continuer en thèse au CEA après le stage.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Etude et developpement de diodes électroluminescentes organiques en structure inverse
Le but de cette étude est d'optimiser les couches d'injection, de trous à l'anode et d'électrons à la cathode en fonction de la nature des matériaux polymère émetteurs.Une première partie du travail sera consacrée à la recherche de différents matériaux d'électrodes susceptibles de répondre aux critères de la structure inverse et proposer, le cas échéant des architectures innovantes. Cette phase concerne la mise au point de dépôts en couche minces par évaporation ou impression des éléments de la PLED. La seconde partie très importante consistera, à partir des empilements de base mis en place, à lancer des caractérisations physiques et électro-optiques approfondies. L'objectif global sera de proposer une structure associée à un modèle de compréhension des phénomènes d'injection des porteurs.Le travail demandé pourra se décliner en :- connaitre les matériaux, procédés adaptés, solutions utilisées dans l'état de l'art- proposer une ou plusieurs solutions technologiques envisageables en identifiant les points durs et des ruptures nécessaires (l'industrialisation du procédé doit être envisageable)- réaliser les expérimentations en rapportant régulièrement le niveau d'avancement- mettre en place les moyens de caractérisation fiables des solutions retenues
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr