Direction de la recherche technologique Développement des technologies clés génériques
Transfert de connaissances vers l'industrie

Programme de stages

Informatique >> Informatique industrielle
76 proposition(s).

Développement d'un démonstrateur à base de FPGA et micro-contrôleur pour réseau de capteurs chimiques MEMS

DACLE/LFIC

Electronique - Electricité - Electronique embarquée

Saclay

Région parisienne (91)

6 mois

3353118

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire de Fiabilisation et Intégration des Capteurs (LFIC) au CEA de Saclay étudie et réalise des systèmes intégrant des capteurs chimiques utilisés pour la détection des substances volatiles tel que les gazes toxiques. Dans ce genre d'environnement, la fiabilité de détection et la robustes du système est un enjeu clé. Le CEA a donc entrepris de réaliser un réseau des capteurs chimiques MEMS qui permet d'obtenir une haute fiabilité de détection grâce à la redondance d'information donnée par le réseau.L'objectif de ce stage est de développer le module d’électronique numérique d'un démonstrateur permettant d'exploiter un réseau de capteurs MEMS. Le démonstrateur sera de même composé d'un module d'électronique analogique, d'un système d'asservissement en température et micro-fluidique et finalement d'une interface homme-machine (IHM) incluant une partie de traitement de l'information reçue. Le travail proposé dans ce stage concerne d'une part le développement d'un prototype FPGA destiné à d'effectuer un traitement bas niveau des données des capteurs. L'objectif est de réaliser un système complet d'acquisition des données capable de multiplexer le fonctionnement du réseau des capteurs. D'autre part, le stagiaire devra mettre en place une communication entre la partie Hardware et l'IHM. Cette liaison de données se fera grâce à un micro-controleur ARM, qui sera à la fois utilisé pour faire le traitement des données haute niveau et l’asservissement. Ce travail comprend de la conception VHDL, de la programmation en langage C, la rédaction des rapports techniques et des activités de test en laboratoire.

Développement d'un démonstrateur à base de FPGA et micro-contrôleur pour réseau sans fil

DACLE/LFIC

Electronique - Electricité - Electronique embarquée

Saclay

Région parisienne (91)

6 mois

3352916

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire de Fiabilisation et Intégration des Capteurs (LFIC) au CEA de Saclay étudie et réalise depuis plus de 20 ans des systèmes pouvant fonctionner en environnement hautement radioactif pour le nucléaire civil (centrales EDF, retraitement du combustible). Dans ce genre d'environnement, les circuits complexes tels que les FPGA, ne sont pas utilisés dans les zones où la radioactivité est élevée. Il n'existe en effet pas de composant bas coût capable de résister à ces ambiances. Le CEA a donc entrepris d'étudier la possibilité de "durcir" des composants FPGA standards, i.e. les rendre résistants aux radiations, par l'utilisation de principes de monitoring et de guérison des dégradations engendrées par les radiations. L'objectif de ce stage est de développer un démonstrateur permettant de mettre en ?uvre les principes de régénération et de monitoring de FPGA déjà étudiés par le laboratoire. Le principe de régénération retenu est le recuit thermique à haute température qui permet de guérir certaines dégradations. Le monitoring permet d'évaluer le degré de dégradation du FPGA lorsqu'il est irradié. Le travail proposé dans ce stage concerne plus précisément la programmation du FPGA cible et d'une carte µ-contôleur ARM Cortex M3 sur lequel tourne la pile protocole réseau sans fil. L'objectif est de définir les moniteurs les plus adaptés parmi ceux existants et d'interfacer le FPGA avec le µ-contrôleur pour faire remonter les information à travers le réseau sans fil. Ce travail comprend de la programmation en VHDL et en langage C. Une étude de carte pourra être envisagée pour le pilotage de la régénération.Le candidat stagiaire devra définir et implémenter dans le code VHDL et C le protocole d'échange entre le FPGA et le µ-contôleur. Il pourra par la suite étudier le schéma du dispositif permettant de piloter la puissance de chauffe. Les études se feront à partir de cartes FPGA et micro-contrôleur déjà existantes.

OPTIMISATION DE LA PRÉPARATION DE LAMES MINCES PAR FAISCEAU D'IONS POUR LA MESURE DE CONTRAINTES A L'ÉCHELLE NANOMÉTRIQUE

DTSI/SCMC

Matériaux - Matériaux

Grenoble

(38)

1 an

3352717

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La mesure précise des contraintes à l'échelle nanométrique dans le microscope électronique en transmission (MET) est une nécessité pour relever les défis technologiques actuels du secteur de la microélectronique. Cette technique requiert cependant, sur la zone d'intérêt de l'échantillon, l'extraction d'une lame mince, d'épaisseur inférieure à 100nm, par pulvérisation ionique dans un microscope électronique à balayage (FIB-MEB). Les efforts déployés aujourd'hui se focalisent donc, pour les matériaux de nouvelle génération, sur l'optimisation de cette préparation dans le FIB-MEB afin d'obtenir la caractérisation la plus fiable et précise des contraintes et de la microstructure dans le MET.Les deux principales tâches affectées à l'étudiant seront: 1) Optimisation de la préparation de lames minces par FIB-MEB (conditions d'usinage, repérage des zones d'intérêt, épaisseur des lames, compréhension des contrastes observés en imagerie ionique...), 2) Observation conventionnelle par MET des lames minces (dimension et cristallinité des structures préparées, analyse de défauts...). Ces deux tâches seront appliquées sur deux problématiques matériaux de grande ampleur pour le LETI: les transistors à nanofils (stacked Gate-All-Around) du laboratoire LICL du DCOS et les structures InGaAs-GaAs épitaxiées sur Si du laboratoire LTM.Ce stage se déroulera sur la plateforme de nanocaractérisation (PFNC) du CEA Grenoble qui réunit sur 2200m2 une quarantaine d'équipements lourds de caractérisation au meilleur niveau international, opérés par 80 chercheurs et techniciens. La PFNC est un site unique en Europe qui donnera l'opportunité à l'étudiant d'être formé sur des équipements de haute-technologie, utilisés dans toutes les plus grandes entreprises de microélectronique telle que STMicroelectronics. Le savoir-faire et l'expérience acquis par l'étudiant lors de ce stage seront un atout majeur pour son intégration sur le marché du travail.

Amélioration des éditeurs tabulaires de Papyrus

DRT/LIST/DILS/LISE

Informatique - Informatique

Saclay

Région parisienne (91)

5-6 mois

3352518

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Papyrus (http://www.eclipse.org/papyrus/) est un modeleur UML (http://www.uml.org/) développé au sein du Laboratoire CEA LISE (Laboratoire d'Ingénierie dirigée par les modèles pour les Systèmes Embarqués). Il s'agit d'un logiciel libre, construit autour de l'IDE Eclipse. Ce logiciel fournit actuellement des éditeurs de Diagrammes UML, tel que défini par la norme UML2, ainsi que des éditeurs tabulaires reposant sur le widget NatTable (http://www.eclipse.org/nattable/). L'objectif de ce stage est d'améliorer l'intégration de ces éditeurs dans Papyrus, afin qu'ils fournissent les mêmes facilités qu'un tableur, tout en étant adapté à l'édition de modèle UML. Parmi les fonctionnalités à intégrer, il y aura notamment la possibilité de changer l'apparence des cellules, lignes, colonnes (couleurs, police, alignement, ...), ainsi que l'amélioration des tables actuelles (performances, corrections de bugs, ...). Une partie du stage sera dédiée à l'écriture de tests unitaires pour éviter des régressions et faciliter la maintenance future. Le stagiaire devra faire preuve d'autonomie et être capable de proposer et modéliser des solutions aux problèmes posés avant d'en entreprendre l'implémentation. Le travail effectué sera intégré à la prochaine version de Papyrus. Compétences requises : * Java*Anglais*Modélisation UML ou EMF(http://projects.eclipse.org/projects/modeling.emf)

Mise en place d'un environnement pour caractérisation de circuit imageurs

DOPT/SLIR/LIV

Informatique - Informatique

Grenoble

(38)

2/3 ans

3352324

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le contrat en alternance de professionnalistion se déroulera dans le Laboratoire Imagerie Visible du LETI qui mène divers développements autour de la thématique "imagerie visible"(pixel, filtre, imageur CMOS complet). Une activités importante du laboratoire est la caractérisation des composants issue des développements internes. Des moyens de caractérisation électro-optique ont été mis en place aux niveaux software (logiciel de séquençage sous LabView) et hardware (instrument du commerce et développement propre autour de FPGA et de cartes analogiques dédiées). Le stage s'inscrit dans un contexte de montée en charge de l'activité, tant au niveau des briques technologiques de bases qu'au niveau des imageurs, qui impose un durcissement et un enrichissement des outils mis en place à la création du laboratoire. Les missions confiées au stagiaires seront :- prise en main et rationalisation du logiciel de séquencement de test (correction des imperfections et amélioration de l'ergonomie),- sécurisation du flot de données au niveau du séquenceur,- développement d'algorithme de reconstruction d'image,- portage d'une partie des séquences de tests et de traitement de donnée sur FPGA (calcul de moyenne, écart type, reconstruction image, correction couleur...). A terme, l'ensemble permettra de réaliser des tests aussi bien sur mono-élément (test paramétrique) que sur

Développement d’un outil de modélisation de processus BPMN dans Eclipse Papyrus

DILS/LISE

Informatique - Génie logiciel

Saclay

Région parisienne (91)

6 mois

3352133

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte:Les technologies BPM (Business Process Modeling) et SOA (Service-Oriented Architecture) sont conçues pour le support de processus métier et pour l'intégration des applications d'entreprise. Un écosystème d'outils pour la modélisation et l'exécution de processus a atteint un niveau de maturité qui rend possible son utilisation au-delà des processus métier de gestion. Il peut être aussi utilisé pour supporter la modélisation des processus dans des domaines comme le manufacturing. Sujet du stage proposé:Ce stage s’appuiera sur des outils développés dans le laboratoire dont en particulier le modeleur UML open source Papyrus (http://www.eclipse.org/papyrus). L'un des principaux avantages de cet outil est qu'il permet de créer de personnalisation c'est à dire d'adapter l'outil pour la modélisation dans des langages spécifiques de domaine, basés dans le mécanisme de profils UML. Le stage consistera à développer d'une configuration de Papyrus pour supporter la modélisation de processus avec BPMN 2.0. Ceci consiste à personnaliser les composants qui participent à l'édition des modèles BPMN. Le stagiaire contribuera aussi au montage de cas d'études sur "advanced manufacturing" et "smart factories". Compétences requises: Développement Java, connaissances en génie logiciel, modélisation UML.Compétences souhaitées: Ingénierie Dirigée par Modèles, développement plateforme Eclipse RCP, frameworks EMF et GMF. Connaissance du standard BPMN 2.0 et moteurs d'exécution de processus. Il existe la possibilité d'approfondir le sujet (ou un sujet dans le contexte) en thèse après le stage. Le stage se déroulera au sein du Laboratoire d'Ingénierie Dirigée par les Modèles pour les Systèmes Embarqués (LISE), un composant de l'institut CEA LIST (http://www-list.cea.fr) et CEA Tech (http://www.cea.fr/cea-tech/). Le laboratoire, constitué par plus de 50 personnes, est responsable de la recherche et développement de méthodes et outils d'ingénierie dirigée par modèles (IDM), notamment le projet open-source Eclipse Papyrus (http://www.eclipse.org/papyrus). Il est implanté à Nano-Innov, sur le campus Paris-Saclay, à 25km au sud de Paris. Contact: Juan Cadavid

Assistant à la traçabilité et à la propagation des exigences à travers la modélisation d’un Système

LIST/DILS/LISE

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3351936

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Objectifs :Le stage se déroulera au sein du Laboratoire d'Ingénierie Dirigée par les Modèles pour les Systèmes Embarqués (LISE) du CEA LIST. Ce laboratoire développe des méthodes et des outils pour la conception et l'analyse de systèmes complexes. Dans le contexte de la modélisation des systèmes complexe, la traçabilité des exigences est une activité indispensable. Néanmoins cette activité peut être longue et complexe à cause de la quantité et de la variété des éléments dans un modèle de système. · L'objectif du stage est de réaliser un outil d'aide à la traçabilité des exigences à travers un modèle de système, il se décline en trois sous objectifs :o Etre capable de modéliser les patterns de traçabilitéo Programmer un algorithme pour appliquer ce pattern.o Programmer un algorithme pour détecter l'impact d'une exigence à travers le modèle.Pour réaliser ces objectifs, le travail s'appuie sur le standard de modélisation SysML ainsi que l'utilisation de plateforme évoluée de modélisation telle que Papyrus (http://www.eclipse.org/papyrus), développé au CEA LIST. Références :· Winkler, Stefan, and Jens von Pilgrim. “A Survey of Traceability in Requirements Engineering and Model-Driven Development.” Software & Systems Modeling 9, no. 4 (September 1, 2010): 529 -65. doi:10.1007/s10270-009-0145-0. · ALBINET, Arnaud, Jean-Louis Boulanger, Hubert Dubois, Marie-Agnès Peraldi-Frati, Yves Sorel, Quang-Dao Van, and others. “Model-Based Methodology for Requirements Traceability in Embedded Systems.” In Proceedings of 3rd European Conference on Model Driven Architecture® Foundations and Applications, ECMDA'07, 2007. http://hal.inria.fr/inria-00413488/.· “ISO 26262.” Wikipédia, October 29, 2014. http://fr.wikipedia.org/w/index.php?title=ISO_26262&oldid=108639974.

Interactions entre composants sur la base d'un middleware existant

DILS/LISE

Informatique - Génie logiciel

Saclay

Région parisienne (91)

6 mois

3351934

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Nous avons témoigné les dernières années dans la pratique du génie logiciel un accroissement de la pratique de modélisation de processus, à cause principalement de la vague des approches BPM (Business Process Modeling) et SOA (Service-Oriented Architecture). Ces technologies ont été conçues initialement pour le support de processus métier et pour l'intégration des application d'entreprise en utilisant des standards ouverts. Un écosystème d'outils pour la modélisation de processus et d'environnements d'exécution de processus a atteint un niveau de maturité qui rend possible l'utilisation de ces technologies au-delà des processus métier de gestion. De plus, grâce au couplage avec des standards universels comme UML et d'outils à niveau d'état de l'art comme Eclipse Papyrus, nous croyons qu'il y a un grand potentiel pour supporter la modélisation des processus dans des domaines comme le manufacturing (smart factories, cloud manufacturing, cyber-physical systems) et les processus de développement de systèmes et logiciel. Contexte:Le stage se déroulera au sein du Laboratoire de Génie Logiciel pour les systèmes temps-réel embarqués (LISE) du CEA LIST.Ce stage s’appuiera sur des outils développés dans le laboratoire dont en particulier le modeleur UML open source Papyrus (http://www.eclipse.org/papyrus). L'un des principaux avantages de cet outil est qu'il permet de créer de customisations, c'est à dire d'adapter l'outil pour la modélisation dans des langages spécifiques de domaine, basés dans le mécanisme de profils UML. Objectif du stage: Développement d'une customisation de Papyrus pour supporter la modélisation de processus avec BPMN 2.0. Ceci consiste à personnaliser les composants qui conforment l'éditeur de modèles; palette d’éléments, figures du canvas, vues de propriétés, explorateur de modèles, règles de validation. Le stagiaire participera aussi au montage de cas d'études du laboratoire en vue de montrer les domaines d'application ciblés: manufacturing et développement de systèmes et logiciel. Compétences requises: Développement Java, connaissances en génie logiciel, modélisation UML.Compétences souhaitées: Ingénierie Dirigée par Modèles, développement plateforme Eclipse RCP, frameworks EMF et GMF. Connaissance du standard BPMN 2.0 et moteurs d'exécution de processus. Il y a la possibilité de approfondir le sujet (ou un sujet dans le contexte) en thèse après la stage.

Etude de l’architecture électrique de systèmes combinés Photovoltaïque – Stockage

LITEN/DTS/S3E/LSEI

Electronique - Electricité - Génie électrique

Grenoble

(38)

6 mois

3351745

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire des Systèmes Electriques Intelligents travaille pour améliorer l'intégration des énergies renouvelables, et particulièrement de la production PV, au réseau électrique notamment grâce au stockage de l'énergie. Ses travaux se basent notamment sur une plate-forme de simulation développée en Matlab/Simulink afin de modéliser, simuler et dimensionner des systèmes combinés Photovoltaïque - Stockage. Le travail proposé consiste à modéliser et simuler l'opération de systèmes combinés Photovoltaïque(PV) - Stockage afin d'analyser l'impact de l'architecture électrique sur la performance du système (quantifiée notamment à travers les pertes). Les différentes architectures électriques incluront des combinaisons de systèmes PV et stockage en AC (courant alternatif) ou DC (courant continu). Le travail se divise en 3 parties:1 - Modélisation des composants :- Modélisation des différents composants des systèmes : lignes électriques, protections, convertisseurs (DC/DC et DC/AC), modules PV, Batteries, auxiliaires.Les modèles à développer sont des modèles électriques. - Les algorithmes de contrôle propres aux différents composants seront aussi pris en compte pour les différents composants.- Pour chacun des modèles, on construira également un modèle réduit (énergétique) qui sera mis en ?uvre pour l'optimisation de l'opération du système. 2 - Application sur un cas d'étude donné- Paramétrage des modèles selon des cas d'étude ; pour ces cas d'étude, on s'appuiera entre autres sur un projet Européen mené au CEA.Plus précisément, on se penchera pour ce projet sur l'installation de systèmes combinés PV et stockage pour diminuer l'impact de la consommation des « data centers » sur le réseau électrique afin d'augmenter leur taux d'autoproduction. 3 - Analyse de l'impact du modèle sur les résultats des simulations- Implémentation des modèles au sein de la plate-forme de simulation existante au laboratoire.- Construction du plan de simulation. - Simulations.- Analyses et conclusions.

Détection proactive de configurations inadéquates de Papyrus.

LIST/DILS/LISE

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3351743

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte du sujet: Le sujet proposé s'inscrit dans le cadre de l'amélioration de l'outil open source Papyrus (http://www.eclipse.org/papyrus), composant de la plateforme Eclipse (http://www.eclipse.org/). Papyrus est un environnement de modélisation intégré pour éditer tout type de modèles basés sur la technologie GMF (Graphical Modeling Framework) et NatTable. L'outil supporte en natif le langage UML et les langages de modélisation qui étendent ce langage, comme SysML et MARTE. Papyrus propose des éditeurs de diagramme pour les langages de modélisation UML et SysML. L'outil offre également un support avancé aux profils UML, ce qui permet aux utilisateurs de définir leur propre langage spécifique au domaine (Domain Specific Language, DSL), basé sur le langage UML. La caractéristique principale de l'outil Papyrus pour ce dernier point est de fournir un ensemble de mécanismes de personnalisation de l'outil. Ces éléments permettent à l'utilisateur de définir ses propres perspectives, afin de rendre l'outil Papyrus semblable à un éditeur dédié.La personnalisation de l'outil offre de nombreuses options de configuration (ex. Types de tables, palettes personnalisées, options pour la génération de code, styles de visualisation) qui peuvent conduire à des comportements inattendus, ou erreurs d'exécution ou compilation. Donc, la personnalisation doit être accompagnée de messages de diagnostic qui sont essentiels pour les développeurs et utilisateurs de Papyrus. Dans de nombreux cas, les messages de diagnostic sont la seule source disponible pour comprendre une erreur ou découvrir la bonne configuration. Maintenant, les développeurs essaient souvent de corréler des messages de diagnostic aux portions de code source pour déduire les conditions qui probablement auraient pu conduire à l'erreur. Malheureusement ce travail est long et difficile car il est réalisé manuellement. Quand une erreur se produit, le système logiciel Papyrus doit fournir un message de diagnostic clair sur la cause du problème -ex. une option mal configurée et proposé une correction si possible.--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------Objectif:L'objectif de ce stage est de mettre en ?uvre une approche pour détecter pro-activement les configurations inadéquates et de fournir des diagnostics .Les tâches prévues sont: - Faire une taxonomie des options de configuration et leurs dépendances dans Papyrus utilisant Feature Diagrams (ex. Sequoia [1], FODA [2]).- Générer automatiquement des valeurs non valides pour les options modelées sur le Feature Diagram.- Examiner le fonctionnement du système en utilisant les valeurs générées.- Pour chaque test échoué du système, observer si Papyrus affiche ou non des messages de diagnostic, et si les des messages de diagnostic aident vraiment pour trouver l'option de configuration incorrecte.Note : L'outil Papyrus étant développé de manière agile, les travaux développés par le stagiaire sont susceptibles d'évoluer avant son arrivée au laboratoire.--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------Liens: - Lieu de travail: Centre d'intégration Nano-INNOV8 avenue de la Vauve91120 PALAISEAU- Laboratoire : LISE - LIST (http://www-list.cea.fr)- Tuteur: ALFEREZ SALINAS Edward Mauricio -------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- References:[1] P. Tessier, S. Gerard, F. Terrier, and J. Geib. Using variation propagation for model-driven management of a system family. In J. H. Obbink and K. Pohl, editors, Software Product Lines, 9th International Conference, SPLC 2005, Rennes, France, September 26-29, 2005, Proceedings, volume 3714 of Lecture Notes in Computer Science, pages 222{233. Springer, 2005.[2] K. C. Kang, S. G. Cohen, J. A. Hess, W. E. Novak, and A. S. Peterson. Feature-oriented domain analysis (foda) feasibility study. Technical report, Carnegie-Mellon University Software Engineering Institute, November 1990.

Implémentation d'un système de communication multi-interfaces (multi-homing)

LIST/DIASI/LSC

Informatique - Réseaux

Saclay

Région parisienne (91)

6 mois

3351566

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La multitude de réseau disponible (LTE, WiFi, Satellite, etc) peut être perçu comme facteur de fiabilisation des communications réseau :- En passant d'une technologie à l'autre, il peut être possible d'améliorer les performances des communications (plus grande passante, latence réduite, etc.)- Il est possible d'utiliser une interface réseau en backup si nous perdons la connectivité sur une autre interface (perte de connectivité WiFi ou cellulaire. Pour profiter de ces avantages, il est nécessaire de mettre en place des protocoles de suivi de mobilité des flux (passage d'une technologie à l'autre) tel que Mobile IP. L'objectif du stage est de :- Mettre en place une architecture de communication multi-interface- Déployer le protocole de gestion de mobilité Mobile IP- Implémenter des drivers kernel et userspace pour interfaces de communication non-IP- Mettre en place les tests d'évaluation Le candidat devra avoir de solides connaissances des systèmes d'exploitation Linux et des outils de configuration et de programmation de haut niveau. Il/Ellle sera accompagné par un tuteur dans l'élaboration de l'architecture mais devra montrer des qualités d'autonomie, de synthèse, et un volontarisme certain. Le stage se déroulera sur le site du CEA Nano-Innov à Gif-sur-Yvette, en banlieue parisienne.

Mise en place d'un démonstrateur de Virtualisation de Fonctions Réseau (NFV)

LIST/DIASI/LSC

Informatique - Réseaux

Saclay

Région parisienne (91)

6 mois

3351565

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Depuis quelques années, la virtualisation de fonctions réseau (NFV) connait un certain engouement vis-à-vis des promesses en performance, élasticité, fiabilité et coûts proposées par le Cloud computing. Couplé au Software-Defined Networking (SDN) et intégrant les contraintes de la 5G (plus grande densité d'antennes, intégration de dizaine de millions de capteurs, support d'applications critiques), le NFV apparait comme une solution viable pour les opérateurs télécom. Le laboratoire des Systèmes Communicants (LSC) du CEA est à la pointe de ces technologies et souhaite mettre en place un démonstrateur dans le cadre d'un projet Européen. L'objectif de ce stage est de mettre en place un démonstrateur générique de Virtualisation de Fonctions réseau (NFV) :- Configuration des serveurs de virtualisation- Déploiement des technologies de cloud computing (par exemple Openstack)- Intégration de l'orchestrateur du laboratoire au système de Cloud computing- Mise en place des mécanismes de sécurité- Intégration des éléments de Software-Defined Networking (SDN) du laboratoire- Élaboration des scripts d'automatisation- Mise en place d'une batterie de tests de performance Le candidat devra avoir de solides connaissances des systèmes d'exploitation Linux et des outils de configuration et de programmation de haut niveau. Il/Ellle sera accompagné par un tuteur dans l'élaboration de l'architecture mais devra montrer des qualités d'autonomie, de synthèse, et un volontarisme certain. Le stage se déroulera sur le site du CEA Nano-Innov à Gif-sur-Yvette, en banlieue parisienne.

Modélisation et simulation de comportements dysfonctionnes du système en utilisant machines à états.

DILS/LISE

Informatique - Génie logiciel

Saclay

Région parisienne (91)

6 mois

3351208

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le LISE (Laboratoire d'ingénierie dirigée par les modèles pour les systèmes embarqués), intégré à l'institut CEA LIST (http://www-list.cea.fr/), conduit des activités de recherche et développement sur l'application de méthodes et outils d'ingénierie dirigée par les modèles pour le développement des systèmes physiques. Cela inclue notamment Papyrus [1], l'outil de modélisation UML de la fondation Eclipse, Sophia [2], l'extension de Papyrus pour l'analyse de sûreté dirigée par les modèles, et Moka [3], l'extension de Papyrus pour l'exécution de modèles UML.Les systèmes cyber-physiques modernes doivent satisfaire un certain nombre d'exigences, et notamment des exigences de sûreté. La modélisation et l'analyse des comportements du système permettent d'identifier et d'éviter des dysfonctionnements, dès les premières phases de développement du système.Dans ce contexte, le CEA propose un stage sur le développement de méthodes et algorithmes pour la modélisation de comportements dysfonctionnels dans l'outil Papyrus, à l'aide de machines à états. Cela inclue les objectifs suivants :- Proposer une méthodologie pour spécifier les comportements dysfonctionnels du système en utilisant UML et SysML. Les modèles produits devront être simulable avec l'outil Moka.- Développer un outil pour implémenter la méthodologie proposée et simuler les comportements dysfonctionnels du système.Le candidat devra avoir un fort background en informatique, ainsi que des compétences solides en programmation Java. La maîtrise des concepts relatifs au MBSE (Model-Based Safety Engineering), UML/SysML/fUML, Eclipse, et la platforme de modélisation Papyrus seront un plus apprécié. References : [1] Papyrus web page, available at: http://www.eclipse.org/modeling/mdt/papyrus/[2] N. Yakymets, S. Dhouib, H. Jaber, A. Lanusse, “Model-Driven Safety Assessment of Robotic Systems,” 2013 IEEE/RSJ International Conference on Intelligent Robots and Systems, IROS'2013, November 3-7, Tokyo, Japan, 2013.[3] Formalizing Execution Semantics of UML Profiles with fUML Models. MODELS 2014. Tatibouet, J., Cuccuru, A., Gérard, S., & Terrier, F. (2014).

Génération automatique d'exploits à partir de traces d'erreurs

LIST/DILS/LSL

Informatique - Informatique

Saclay

Région parisienne (91)

4-6 mois

3351041

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Assurer la sécurité informatique des infrastructures numériques est un enjeu crucial. Un des points clés est de s'assurer que le logiciel ne contient pas de faille exploitable. Les techniques de vérification automatique de programme, initialement développées pour assurer la sûreté, sont depuis peu adaptées aux besoins de la sécurité. Le problème est que, si ces méthodes permettent effectivement de trouver des bugs, ceux-ci ne sont pas forcément pertinents en termes de sécurité (pas exploitables). Le thème général du stage est l'analyse de l'exploitabilité d'un bug, à partir d'une trace menant à ce bug. Nous nous situons dans le cadre où un bug a déjà été découvert (par fuzzing, remontée utilisateur ou autre) et où une trace (suite d'instructions assembleur) menant au bug est disponible. Nous supposons que cette trace ne permet pas d'exploiter directement le bug. Le but est de développer des méthodes automatiques pour classifier ``l'exploitabilité'' du bug découvert, en utilisant des techniques de vérification automatique pour essayer de ``généraliser'' la trace initiale en une trace effectivement exploitable. Le candidat devra dans un premier temps comprendre et s'approprier les travaux existants [2,4] pour réaliser un premier prototype. La technique proposée se base sur l'exécution symbolique et l'utilisation de solveurs SMT [3]. Les points cruciaux seront la modélisation sous-jacente du code bas niveau (le candidat pourra s'inspirer de [1]), le modèle d'exploitabilité retenu et la méthode de généralisation envisagée. Une fois ces bases maitrisées, le candidat devra étendre l'approche sur au moins un de ces aspects. Références [1] Bardin, S., Herrmann, P., Leroux, J., Ly, O., Tabary, R., Vincent, A.: The BINCOA Framework for Binary Code Analysis. In: CAV 2011. Springer, Heidelberg (2011) [2] Heelan, S.: Automatic generation of control-flow hijacking exploits for software vulnerabilities. Msc.~dissertation, University of Owford, 2009 [3] Kroening, D., Strichman, O.: Decision Procedures: An Algorithmic Point of View. Springer, 2008. [4] Miller, C., Caballero, J., Johnson, N., Gyunng Kang, M., McCamant, S., Poosankam, P., Song, D.: Crash Analysis with BitBlaze. In: BlackHat 2010.

Focalisation adaptative d'ondes ultrasonores au travers d'interfaces complexes pour l'imagerie 3D temps-réel

DISC/LIC

Mathématiques - Mathématiques appliquées

Saclay

Région parisienne (91)

6 mois

3350879

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans le domaine du contrôle non-destructif par ultrasons, la géométrie 3D des structures doit souvent être prise en compte pour optimiser la qualité de contrôle. On utilise alors des capteurs dits matriciels, c'est-à-dire constitués d'un réseau 2D d'éléments piézo-électriques. Ces capteurs permettent de focaliser les ultrasons dans n'importe quelle direction sous une interface complexe, et offrent ainsi la possibilité de réaliser de l'imagerie 3D. Cependant, la mise en ?uvre de tels capteurs pose deux problèmes essentiels. D'abord, le nombre d'éléments à piloter dans un capteur matriciel, ainsi que le nombre de voxels à calculer dans une image 3D, sont peu compatibles avec des traitements embarqués temps-réel. Ensuite, la géométrie 3D des structures à contrôler sur site n'est pas toujours connue avec une grande précision, ce qui motive la mise en ?uvre de méthodes adaptatives. Dans ce contexte, l'objectif du stage est d'étudier des méthodes d'imagerie 3D adaptatives compatibles avec des applications temps-réel. Les travaux seront poursuivis dans le cadre d'une prochaine thèse au CEA-LIST démarrant en octobre 2015. L'étude comprendra un travail expérimental (capteurs, systèmes d'acquisition multi-voies M2M, logiciel de pilotage Muli2000) ainsi qu'un travail en traitement du signal et de l'image sous Matlab. Le logiciel CIVA (voir les sites http://www-civa.cea.fr et http://www.extende.com/fr/) sera aussi mis à disposition pour appuyer et valider les résultats expérimentaux. Pour les méthodes d'imagerie 3D, une approche fréquentielle basée sur des principes de migration en imagerie sismique (finite-difference migration, F-K migration, phase shift migration, …) sera privilégiée pour atteindre des vitesses acceptables en traitements embarqués.

Développement d'une interface graphique et de commande vocale pour un robot de comanipulation (cobots)

LIST/DIASI/LRI (Laboratoi

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3350878

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

CONTEXTE : Le Laboratoire de Robotique Interactive du CEA LIST mène depuis plusieurs années des travaux de recherche dans le domaine de la robotique collaborative et de la téléopération, avec une grande expérience concernant la comanipulation industrielle et notamment l'implémentation des guides virtuels. OBJECTIFS DU STAGE - Description : Des travaux innovants sur la programmation interactive et itérative des guides virtuels pour les cobots sont en cours de développement. Une partie importante de l'apprentissage de ces guides est la communication entre l'opérateur (maître) et le cobot (apprenti) pour que la programmation soit le plus intuitive, précise et accélérée possible. Aujourd'hui, la communication est faite à travers une commande physique. L'objectif de ce stage est de modifier cette communication en développant, d'une part, une interface graphique intuitive pour suivre l'apprentissage, et d'autre part, un outil de commande vocale traduisant les ordres du maître pour l’apprenti.

Optimisation de l'architecture des modules thermoélectriques afin de maximiser le rendement de conversion à l'échelle du composant

LITEN/DTNM/SERE/LTE

Physique - Physique

Grenoble

(38)

3350875

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le commissariat l'énergie atomique et aux énergies alternatives (CEA) via le laboratoire d'innovation pour les technologies des énergies nouvelles et les nanomatériaux (LITEN) mène des activités de recherche et développement dans le domaine de la récupération d'énergie, et notamment sur les systèmes thermoélectriques qui permettent une conversion directe de l'énergie thermique en énergie électrique. Les systèmes thermoélectriques offrent une large gamme d'applications : alimentation de capteurs autonomes, récupération d'énergie sur gaz d'échappement, génération électrique en environnement isolé, … Dans un contexte propice au développement de systèmes de récupération d'énergie, l'étudiant sera intégré au Laboratoire des Thermoélectricité (LTE) et travaillera sur l'optimisation de l'architecture de modules thermoélectriques afin de maximiser leur rendement de conversion.Dans un module thermoélectrique, les résistances de contact et les connections électriques internes peuvent dégrader les performances des modules si la morphologie des éléments thermoélectrique n'est pas adaptée au matériau thermoélectrique. Ce stage propose ainsi de déterminer et valider les règles élémentaires de design de modules thermoélectrique afin de minimiser les pertes internes par effet Joule et maximiser le rendement de conversion thermoélectrique à l'échelle du composant.Dans un premier temps, l'étudiant sera amené à développer un code de calcul (sous Matlab et/ou COMSOL) permettant de simuler et d'optimiser l'architecture des modules thermoélectrique en mode récupération d'énergie (couplage thermique/électrique, influence de la section des éléments thermoélectriques, étude de la diffusion thermique, …). Dans un deuxième temps, l'étudiant devra réaliser et caractériser des modules thermoélectriques en collaboration avec les équipes assemblage et caractérisation du LTE afin de valider l'étude d'optimisation et les règles de design.Pour mener à bien cette étude, le stagiaire devra faire preuve d'autonomie, de rigueur et être force de proposition.

Optimisation de l'analyse de la sûreté des systèmes cyber-physiques

DILS/LISE

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3350721

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte:- Ingénierie dirigée par les modèles (IDM) pour les systèmes cyber-physiques (SCP).- Environnement de développement des systèmes à base des agents.- Les travaux s’appuieront sur des outils développés dans le laboratoire dont en particulier un outil de sûreté appelé Sofia, intégré avec le modeleur UML open source Papyrus (http://www.eclipse.org/papyrus). Systèmes cyber-physiques (SCP) sont des organisations complexes des systèmes attendus pour servir, l'aide et interagir avec les humains. Par conséquent SCP doit satisfaire à certaines exigences, notamment la qualité et la sécurité.L'objectif de ce stage est de réaliser l'adoption de techniques d'analyse de la sécurité et de l'auto-adaptation par des agents pour améliorer la qualité des SCP. Le stagiaire mettra en ?uvre une méthode qui se étend des modes de défaillance classique, Effets et de leur Criticité à développer l'auto-adaptable sécurité SCP. Il y a la possibilité de approfondir le sujet (ou un sujet dans le contexte) en thèse après le stage.

Développement d’un système orientation temps réel de sonde CND

Electronique - Electricité - Electronique embarquée

Saclay

Région parisienne (91)

6 mois

3350717

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire d’intégration des Systèmes et des Technologies (CEA LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l’innovation dans le domaine des systèmes embarqués. Dans ce contexte, pour répondre au besoin croissant de performances et de flexibilité des Appareils de recherche de défauts par ultrasons, le laboratoire instrumentation et capteur (LIC) conçoit et développe des traitements embarqués temps réel optimisés ainsi que des capteurs pour le contrôle non destructif (CND). Le stage s’inscrit dans la recherche de solutions portant sur le contrôle non destructif adaptatif. L’objectif du stage est de réaliser un démonstrateur utilisant des composants inertiels (accéléromètre, gyroscope et magnétomètre) pour mesurer l’orientation d’une sonde flexible dans tout l’espace. Il fait suite à un travail de fusion de données à l’aide du filtre de Kalman. Le démonstrateur sera composé d’une sonde intégrant des composants inertiels, d’un système d’acquisition CND existant et d’un boitier faisant l’interconnexion entre les composants et le système d’acquisition. Dans un premier temps, le stagiaire s’intéressera à la validation de composants inertiels via des essais expérimentaux afin d’évaluer leur stabilité et leur précision. La seconde étape consistera à piloter le composant choisi à l'aide d'une carte FPGA de type Zynq. Les interfaces de communication devront être développées en VHDL. La troisième étape consistera à porter le filtre de Kalman sur cette cible et à mettre à jour des algorithmes sur un processeur embarqué pour prendre en compte l’orientation de la sonde au sein du système d’acquisition. La dernière partie du stage sera dédiée à la mise au point du démonstrateur avec des essais expérimentaux.

Conception et implémentation sur FPGA d’algorithmes de traitement du signal pour le contrôle non destructif .

LIST/DISC/LIC

Electronique - Electricité - Electronique embarquée

Saclay

Région parisienne (91)

4-6 Mois

3350710

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire d'intégration des Systèmes et des Technologies (CEA LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Dans ce contexte, pour répondre au besoin croissant de performances et de flexibilité des Appareils de recherche de défauts par ultrasons, le laboratoire instrumentation et capteur (LIC) conçoit et développe des traitements embarqués temps réel pour le contrôle non destructif. Ce stage vise à évaluer des algorithmes de traitement du signal pour le contrôle non destructif en utilisant des techniques d'accélération matérielle. Après une étude bibliographique l'objectif sera de spécifier et de concevoir en VHDL un bloc permettant de traiter en parallèle les données issues de signaux ultrasonores. Ce bloc sera implémenté dans un système intégrant des composants programmables de type FPGA et devant respecter des contraintes temps réel sur une cible embarquée.

Etude de méthodes de caractérisation d’assemblages collés rencontrés en aéronautique

DISC/LMC

Physique - Acoustique

Saclay

Région parisienne (91)

5 à 6 mois

3350442

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Les techniques d'assemblage par collage sont utilisées dans de nombreuses industries, notamment dans l'aéronautique où elles visent à se substituer à l'utilisation de rivets pour certaines structures. En effet, elles présentent de nombreux avantages tels qu'une répartition plus régulière des contraintes (pas de concentration au niveau du trou de rivet), un allègement de la structure, pas d'altération des matériaux au niveau du joint (pas de corrosion électrochimique, pas de percement des pièces). Des défauts spécifiques peuvent apparaître au niveau du joint collé et influent énormément sur la résistance mécanique de l'assemblage. Ces défauts peuvent résulter d'un problème lors la mise en ?uvre du procédé de collage (apparition de bulles d'air, pollution chimique de l'adhésif, …) ou d'un vieillissement dû à l'environnement sévère auquel la structure collée peut être soumise. Le mode d'endommagement le plus redouté est la rupture dite « adhésive » du joint, c'est-à-dire au niveau de l'interface entre le joint collé et le substrat (métallique ou composite). En effet, la nature de la liaison mécanique et chimique au niveau de l'interface est à l'heure actuelle mal comprise et fait l'objet de nombreuses recherches afin d'optimiser le procédé de collage. Une méthode de Contrôle Non Destructif (CND) permettant de remonter à la qualité de l'adhésion est ainsi indispensable pour garantir la fiabilité de l'assemblage et permettre l'utilisation de la technique de collage sur des structures primaires. Différents dispositifs ont été proposés dans la littérature afin de répondre à ce problème. La plupart sont basés sur l'utilisation d'ondes ultrasonores qui viennent solliciter mécaniquement l'interface et présentent des propriétés différentes selon la qualité de l'adhésion. Les ondes proposées sont néanmoins très diverses : ondes de volume, ondes de Lamb, ondes de Rayleigh, … et ont été mises en ?uvre selon différentes modalités : génération par laser, par capteur piézoélectrique, à différents niveaux d'énergie, … en fonction des cas d'applications (matériaux métalliques, composites).L'objectif du stage est de recenser les méthodes proposées dans la littérature pour la caractérisation non destructive de la qualité d'adhésion. A partir de la ou des méthodes jugées les plus prometteuses, des mesures seront ensuite réalisées sur des échantillons collés au laboratoire.

Positionnement d'une approche de représentation de contraintes hétérogènes basée sur l'exécution symbolique

Informatique - Informatique

Saclay

Région parisienne (91)

4

3350441

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Une importante spécialité du laboratoire porte sur l'approche dite de l'exécution symbolique. Dans un rapport récent nous avons décrit une application possiblement originale de cette technique pour la représentation et la résolution de propriétés hétérogènes (propriétés composées de contraintes liées par des connecteurs booléens mais appartenant à des théories décidables différentes). L'objet du stage sera d'estimer la pertinence de cette approche notamment en la positionnant dans l'état de l'art de la résolution de contraintes hétérogènes.

Conception et Implantation d'une représentation graphique de chronogrammes

Informatique - Informatique

Saclay

Région parisienne (91)

4

3350440

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le stage est lié à l'outil de monitoring de propriétés ARTiMon. Cet outil surveille, lors de l'exécution d'un système, que des invariants exprimés dans une logique temporelle temporisée restent valides. Le fonctionnement d'ARTiMon consiste essentiellement à transformer ces invariants en des fonctions temporelles continues par morceaux qui sont calculées dynamiquement. En fin d'exécution ARTiMon produit un rapport HTML dans lequel ces fonctions temporelles sont représentées par des suites d'intervalles adjacents. Cette représentation n'est pas toujours aisée à lire. L'objet du stage est de concevoir et d'implanter une représentation graphique de ces fonctions qui facilite la compréhension du résultat d'ARTiMon par l'utilisateur.

Stagiaire ingénieur en informatique (H/F)

D-OIC/SCSO

Informatique - Informatique

Grenoble

(38)

6 mois

3350439

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La Direction des Offre et Innovation (D-OIC) est une direction transverse de CEA-Tech. Sa mission générale est d'asseoir la réputation de la marque CEA-Tech et de packager et promouvoir l'offre du Pôle de la Direction de la Recherche Technologique (DRT) du CEA.Pour assurer sa mission, D-OIC est structurée en 3 pôles d'activité :- Le Service Communication Stratégique, qui assure la promotion de la marque au travers d'événements cibles et d'outils de communication adaptés. - Le Service Innovation Ouverte, chargé de mettre en ?uvre des méthodes de créativité et d'études approfondies d'usages et d'exploiter des initiatives d'innovations multi partenaires ;- Le Service Contenu et Scénarisation de l'Offre (D-OIC/SCSO), qui sera l'unité d'hébergement du stagiaire et qui a pour mission :o de concevoir par le design et de scénariser les démonstrateurs et prototypes fonctionnels fiabilisés développés par les Instituts et ses partenaires, en mettant en avant le potentiel d'application des briques technologiques ;o de déployer une stratégie de valorisation de ces démonstrateurs, notamment au travers des showrooms fixes et mobiles de CEA-Tech ;o d'animer le réseau de Showrooms dans les différentes implantations de CEA-Tech.Pour ce faire, D-OIC/SCSO dispose des compétences avancées en design industriel, en ingénierie de prototype et en infographie pour réaliser (design, exposition, communication) des démonstrateurs scénarisés, en lien avec les experts des laboratoires et des partenaires industriels.D-OIC/SCSO bénéficie de la proximité des laboratoires technologiques des 3 instituts de la DRT (LETI, LIST, LITEN) et des derniers résultats de R&D accessibles dans les domaines des NTIC, des énergies nouvelles et renouvelables, robotique, logicielle, ou encore technologies pour la santé. L'action de D-OIC/SCSO s'inscrit au c?ur des grands enjeux de de CEA-Tech en matière d'innovation et de promotion des résultats de la recherche et de leur valorisation économique, à des fins de compétitivité et de création d'activités. Mission confiée au stagiaireStage de 6 mois en programmation informatique orienté objet/interface. Vous êtes rigoureux, curieux, doté d'un bon relationnel avec des compétences prouvées en conception d'application, force de proposition d'architecture soft, multi-plateforme. Dans le cadre de création de prototype de démonstration au sein du CEA-Tech, la volonté de la D-OIC est de pouvoir valoriser certaines briques technologiques via l'implémentation d'interfaces avec des tablettes / smartphones. A cette fin, nous recherchons un profil ingénieur en dernière année en informatique pour développer des applications sous Android (pour tablette et smartphone) et Windows (tablette sous Windows).Le but du stage est de créer la bibliothèque de fonctions de base en lien avec une équipe ayant des compétences design/ingénierie/graphiste, afin de construire des interfaces facilement implémentables par la suite. Les développements réalisés durant le stage permettront d'utiliser ces briques dans la réalisation d'une interface pour un démonstrateur, ainsi que plusieurs petites interfaces mettant en ?uvre chaque brique de la bibliothèque. Ces interfaces doivent permettre de gérer du contenu aussi bien visuel (images, vidéo, …) qu'informatique (traitement de donnée, lien sans-fil, …). Une mission annexe pourra porter sur la réflexion de l'élaboration d'une plateforme pour agir en tant que surcouche logiciel de certaines applications de test. Profil recherchéIngénieur informatique en dernière année (Bac +5)- Maitrise parfaite des outils de programmation, à minima flash, Android, html 5, C++ et avoir des connaissances dans l'utilisation des périphériques de la plateforme (ex : camera, bluetooth, port série….) - Conception d'application, force de proposition d'architecture soft, multi-plateforme- Une compétence en électronique est un plus- Qualités rédactionnelles demandées.- Bon niveau d'Anglais.Vous devrez faire preuve d'autonomie et vous intégrer dans une équipe pluridisciplinaire.

Stagiaire designer (H/F)

D-OIC/SCSO

Informatique - Infographie

Grenoble

(38)

6 mois

3350438

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La Direction des Offres d'Innovation et Communication (D-OIC) est une direction transverse de CEA-Tech. Sa mission générale est d'asseoir la réputation de la marque CEA-Tech et de packager et promouvoir l'offre du Pôle de la Direction de la Recherche Technologique (DRT) du CEA. Pour assurer sa mission, D-OIC est structurée en 3 pôles d'activités :- Le Service Communication Stratégique, qui assure la promotion de la marque au travers d'événements cibles et d'outils de communication adaptés. - Le Service Innovation Ouverte, chargé de mettre en ?uvre des méthodes de créativité et d'études approfondies d'usages et d'exploiter des initiatives d'innovations multi-partenaires ;- Le Service Contenu et Scénarisation de l'Offre (D-OIC/SCSO), qui sera l'unité d'hébergement du stagiaire et qui a pour mission :o de concevoir par le design et de scénariser les démonstrateurs et prototypes fonctionnels fiabilisés développés par les Instituts et ses partenaires, en mettant en avant le potentiel d'application des briques technologiques ;o de déployer une stratégie de valorisation de ces démonstrateurs, notamment au travers des showrooms fixes et mobiles de CEA-Tech ;o d'animer le réseau de Showrooms dans les différentes implantations de CEA-Tech.Pour ce faire, D-OIC/SCSO dispose des compétences avancées en design industriel, en ingénierie de prototype et en infographie pour réaliser (design, exposition, communication) des démonstrateurs scénarisés, en lien avec les experts des laboratoires et des partenaires industriels.D-OIC/SCSO bénéficie de la proximité des laboratoires technologiques des 3 instituts de la DRT (LETI, LIST, LITEN) et des derniers résultats de R&D accessibles dans les domaines des NTIC, des énergies nouvelles et renouvelables, robotique, logicielle, ou encore technologies pour la santé. L'action de D-OIC/SCSO s'inscrit au c?ur des grands enjeux de de CEA-Tech en matière d'innovation et de promotion des résultats de la recherche et de leur valorisation économique, à des fins de compétitivité et de création d'activités. Missions confiées au stagiaireNous cherchons un/une designer ayant des « atomes crochus » avec le monde des technologies et des sciences tout en ayant une approche centrée usage.Vous êtes créatif et très rigoureux, curieux, doté d'un bon relationnel avec des compétences en matière de prototypage et d'intégration matériaux. Vous serez amené à travailler sur :- Le développement de démonstrateurs technologiques pour le réseau des Showroom CEA-Tech. Ces démonstrateurs sont des installations, expériences, produits, interfaces qui présentent les capacités, performances et domaines d'application des technologies issus des laboratoires de recherche CEA-Tech.Les thématiques/sujets proposés seront :o électronique imprimée (objectif : produit fonctionnel)o stand de communication sur les nanotechnologieso prototype de produit dans le domaine de la santé (hardware et software)o étude de conception design pour une start-up, possiblement dans le domaine de la santé.- Des illustrations d'idées issues d'études usage et de séances de créativité (scribing, storyboarding…). - La rédaction des cahiers des charges pour des IHM de briques technologiques - la participation à la réalisation des divers événements de communication interne et externe (publication, rédaction dossier technique, brevet). Le stagiaire devra faire preuve d'autonomie et devra s'intégrer dans une équipe de recherche pluridisciplinaire.

Informatique pour la biomécanique expérimentale

DIASI/LIST/LSI

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3350437

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans le cadre d'une campagne expérimentale en biomécanique portant sur la caractérisation et la modélisation des doigts humains, nous proposons un stage à dominante numérique au sein du CEA de Saclay. L'ensemble des expériences de cette campagne sera réalisé sous IRM en imposant des sollicitations mécaniques à la pulpe des doigts dans le but de mieux caractériser le comportement de la pulpe lors de tâches de manipulation fines. L'IRM fournira des images volumiques dont l'exploitation passe par la reconstruction de certaines structures anatomiques : peau, os, ongle... Le stage consiste à développer un ensemble de méthode adapté à la nature de cette expérience permettant de remonter aux grandeurs physiques d'intérêt pour le mécanicien (déplacement des différentes structures, déformation de la peau, position de l'os...) en fonction des différents chargements mécaniques. Dans la seconde partie du stage, l'étudiant appliquera les outils et méthodes qu'il aura développés au traitement du corpus de résultats. La programmation du post-traitement nécessite des connaissances avant tout en informatique, et en traitement de l'image. L'étudiant devra faire preuve de rigueur et d'organisation.% pour réaliser les nombreux essais que comporte cette campagne. Profil recherché : Informatique, Traitement d'image, traitement du signal, étudiant rigoureux, sérieux, organisé \\ Un intérêt pour la biomécanique et le traitement d'images médicales sera apprécié Encadrants : Xavier Merlhiot, Jérémy Dallard

Contribution à la manipulation intuitive d'un cobot pour l'industrie

DIASI/LRI

Electronique - Electricité - Robotique

Saclay

Région parisienne (91)

6 mois

3350328

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Ces dernières années les recherches visant à faire collaborer des robots avec les hommes ont beaucoup progressé. Cependant une des difficultés majeures qui empêche encore l'utilisation massive de ces nouvelles techniques dans l'industrie pour l'exécution de tâches complexes, est le manque de solution satisfaisante permettant de communiquer efficacement/intuitivement et de façon robuste avec le robot. En tant qu'Institut de Recherche Technologique, le CEA-LIST, via le LRI (Laboratoire de Robotique Interactive), travaille depuis de nombreuses années sur la conception mécanique et la commande de ces nouvelles architectures mécatroniques devant assister l'homme dans des tâches industrielles plus ou moins complexes. Certains résultats sont déjà visibles et utilisés quotidiennement dans l'industrie (Cf. http://www.cea.fr/jeunes/mediatheque/phototheque/technologies_de_l_information/robotique/cobot). Ce stage s'intègre dans la continuité de ces travaux. L'objectif principal de stage est de participer au développement et à l'utilisation d'une nouvelle interface de pilotage intuitive d'un cobot. Pour ce faire le candidat devra sélectionner des capteurs et si besoin participer à la conception de l'électronique de traitement de ces capteurs. Dans cet objectif il devra également s'intéresser au moyen de communication entre cette interface et le système de commande du robot. Dans un second temps il est attendu du candidat qu'il initie la mise en place de l'architecture de commande d'un cobot devant utiliser cette technologie, et si possible valider ce résultat sur une première tâche. Ces travaux seront ensuite poursuivis dans le cadre d'une thèse.

Extrusion de matériaux composites innovant pour batteries lithium : Formulation et mise au point procédé.

DEHT/SCGE

Matériaux - Matériaux composites

Grenoble

(38)

6 mois

3350187

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Les matériaux composites complexes (fonctionnalités multiples, structuration multi-échelles) sont d'une importance cruciale dans le développement des nouvelles technologies de l'énergie.   Dans le cadre de ce stage, nous vous proposons de travailler sur la mise en œuvre de matériaux composites par procédé d'extrusion pour la réalisation de composants de batterie lithium-ion.  Le candidat intégrera l'équipe dont l'activité principale est la mise au point de générateur électrochimiques innovants (polymères, formulation, électrochimie, procédés, prototypage).   Il contribuera à la mise au point des formulations et leur mise en œuvre en voie fondu par extrusion. Il effectuera également des caractérisations (rhéologie, ATG, propriétés mécaniques,  MEB, mesures électrochimique) permettant de qualifier les matériaux obtenus ainsi que leur propriétés en condition applicatives (électrodes, membranes, packaging).   Pour réaliser ce travail nous recherchons un stagiaire de troisième année ayant de bonnes connaissances en génie des procédés ainsi qu'en chimie des polymères et/ou chimie des matériaux.  

Modélisation et simulation qualitative de systèmes hybrides

DILS/LISE

Informatique - Informatique

Saclay

Région parisienne (91)

4 à 6 mois

3350124

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Un automate hybride est défini par un ensemble d'états et de variables discrètes et continues, sur lesquelles peuvent s'appliquer des transitions discrètes qui comprennent des gardes sur ces variables et des affectations.Pour les variables continues, des lois d'évolutions peuvent être décrites par des équations différentielles dans le cadre des différents formalismes possibles. Les variables continues évoluent ainsi en suivant ces lois sur les états du système, qui sont temporisés (le temps s'écoule…). Entre les états du système le temps est supposé nul puisque le système réalise des affectations sur les variables qui sont instantanées.Les processus continus des automates hybrides sont en général définis par des équations différentielles qui donnent les évolutions des variables réelles. La simulation qualitative est basée sur le principe de la discrétisation par partitionnement des domaines de variation des variables continues, en se basant sur l'évolution de ces variables (croissantes, décroissantes, ou constantes) donc sur les signes de leurs dérivées premières (positive, négative ou nulle). Lorsque tous les états discrets correspondant à ce partitionnement qualitatif sont créés on applique un algorithme simple basé sur le principe de l'évolution possible du sens de variation de chaque variable [TK02]. Une dérivée peut changer de signe seulement en s'annulant puisque le processus est continu (par exemple elle est positive, et doit être d'abord nulle avant de devenir négative…). Cela limite les possibilités d'évolution et donc réduit la taille du graphe correspondant.Finalement, le système d'équations différentielles qui représente la partie continue de l'automate hybride permet donc de générer un graphe discret (ou système de transition) qui lui est équivalent, dont les états sont basés sur le partitionnement des domaines de variation des variables continues tel que décrit précédemment et dont les transitions sont les évolutions possibles entre ces états. Cela permet si l'on y joint la partie discrète de l'automate (en général la partie numérique), de disposer d'un modèle global entièrement discret sur lequel on peut appliquer des techniques formelles de vérification et de test. Cette approche a été expérimentée avec l'outil DIVERSITY [GP14] basé sur l'exécution symbolique [RGLG03] [GGL04] (CEA LIST).Si l'on ne dispose pas d'équations différentielles, il est nécessaire d'établir un modèle qualitatif qui établit les lois d'évolutions sur les variables continues. Une solution est de représenter les variations de vitesse des variables continues (dérivées premières non explicitées) et d'établir des liens de causalité entre elles. De nombreux travaux ont été réalisés sur le sujet, et une démarche de modélisation, la « causalité mythique » [TD03], a retenu notre attention car décrit des mécanismes intéressants pour couvrir notre besoin de modélisation. Le travail proposé est de replacer ces travaux de modélisation dans le cadre de l'expérimentation de la simulation qualitative réalisée avec l'outil DIVERSITY. [GGL04] J-P. Gallois, C. Gaston et A. Lapitre : AGATHA, un outil de simulation symbolique, AFADL 2004[GP14] Jean-Pierre GALLOIS et Jean-Yves PIERRON, INTERVAL, instanciation d'une plate-forme de validation pour les spécifications industrielles dans le cadre du projet CONNEXION, Génie Logiciel Hors-série « L'initiative Connexion : IDN et Contrôle-Commande »: 32-38, 2014.[RGLG03] Nicolas Rapin, Christophe Gaston, Arnault Lapitre, Jean-Pierre Gallois Behavioural Unfolding of Formal Specifications Based on Communicating extended automata ATVA 2003[TD03] Travé-Massuyès Louise, Dague Philippe, Modèles et raisonnements qualitatifs ; TraitéIC2, série Systèmes automatisés, ISBN : 9782746207448, 2003.[TK02] Tiwari, A., and Khanna, G. (2002). Series of abstractions for hybrid automata. In Hybrid Systems: Computation and Control, LNCS 2289, 465-478, Springer.

Diagnostic hors ligne de pile à combustible PEMFC à partir des paramètres systèmes mesurés en ligne

LIST/DM2I/LADIS

Mathématiques - Mathématiques appliquées

Saclay

Région parisienne (91)

6 mois

3349254

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Résumé : L'objectif du stage consiste à analyser des données caractéristiques du fonctionnement de Pile à Combustible (PaC) pour la compréhension des défauts et du vieillissement.A partir de la base de données créée expérimentalement au CEA/LITEN à Grenoble, il s'agira de concevoir et mettre en œuvre des outils informatiques de traitement du signal et d'analyse statistique en respectant les conditions et les contraintes liées à l'application. Sujet : Dans le domaine du stockage/conversion de l'énergie électrique, les piles à combustible (PaC) basse température (PEMFC) présentent des avantages indéniables pour faire partie du mixte énergétique décarbonné. En particulier, l'intérêt des PaC pour les applications transports sont très fortes, que ce soit en termes de densité de puissance et d'énergie, et également de durée de vie par rapport aux batteries.Néanmoins, les conditions de fonctionnement de la pile (température, hygrométrie, courant, pression) et les conditions d'utilisation (arrêt/démarrage, pics de puissance, stand-by, puissance nominale) influent sur les conditions locales du cœur de pile et donc sur les dégradations réversibles et irréversibles,. Ainsi, les paramètres global du système (hygrométrie des gaz, température et courant, tensions des cellules, pression) nécessitent des mesures en permanence afin de diagnostiquer des dysfonctionnements possibles de la PaC et ainsi d'adapter la commande du système pour minimiser ces effets. L'objectif du stage consiste à proposer de nouvelles méthodes de diagnostic afin de pouvoir non seulement de détecter les défauts potentiels en temps réel, mais également de classer la nature des défauts détectés afin de faire parvenir au système de gestion embarqué la nature exacte du dysfonctionnement. Les méthodes envisagées dans le cadre de ces travaux sont fondées sur l'analyse statistique des signaux mesurés. La finalité des travaux revient donc à extraire, à partir de la base de données expérimentale, les variables et les paramètres pertinents intervenant dans l'apparition des défauts. L'approche est ici guidée par les données, et devra donc être la plus générique possible, mais en veillant à être interprétable par un expert du domaine qui pourra ainsi comprendre et valider les interprétations issues des approches statistiques. Planning estimé Les travaux se dérouleront en deux temps : 1) Prise en main des données expérimentales2) Application et développement d'outil d'analyseLa première partie permettra de se familiariser avec le domaine en appréhendant les jeux de données et les signaux à disposition afin de comprendre le fonctionnement du système et les phénomènes observés sous-jacents. Cette prise en main permettra d'effectuer dans un deuxième temps des analyses plus approfondies afin d'extraire des indicateurs quantifiant l'état du système à partir des observations.

Contrôle non destructif par ondes ultrasonores guidées de la virole conique du réacteur ASTRID

LIST/DISC/LMC

Mécanique - Mécanique

Saclay

Région parisienne (91)

6 mois

3347743

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte:Dans le cadre des études sur le prototype de réacteur à neutrons rapides de 4ème Génération refroidi au sodium ASTRID, des actions sont réalisées par le CEA LIST pour développer les contrôles non destructifs relatifs à ses composants. Le stage proposé s'inscrit dans le cadre de ces études et porte sur le contrôle par ondes guidées ultrasonores de la virole conique du réacteur - composant constituant la jonction entre la cuve et le support du c?ur . Actuellement, une méthode de contrôle du composant, basée sur l'étude des conversions modales après diffraction sur un défaut est proposée. Une approche utilisant des outils de simulation a démontré l'intérêt de cette démarche. L'objectif du stage est de mettre en place un dispositif expérimental permettant la validation de ces simulations. Description du sujet : Dans un premier temps, l'étudiant sera formé aux aspects théoriques et expérimentaux des ondes guidées en se basant sur une étude bibliographique et sur les dispositifs expérimentaux déjà présents au CEA.L'étudiant devra ensuite proposer des améliorations sur les dispositifs expérimentaux liés à l'étude, en s'intéressant plus particulièrement à l'optimisation des étapes d'émission (réglages en fréquence, formes des signaux,…) et d'analyse des signaux reçus (inventaire des méthodes d'identification modales). Enfin, l'étudiant procédera à une phase de validation expérimentale sur une maquette du CEA LIST, basée sur un protocole détaillé.Le stagiaire intégrera une équipe d'ingénieurs spécialisés dans le CND, au sein du Laboratoire de Méthodes de Contrôle. Il devra idéalement avoir des connaissances en mécanique, programmation scientifique (Matlab, Python…) et devra présenter un intérêt pour le travail expérimental.

Gestion automatisée de services pour réseaux de capteurs IP contraints

DIASI/LIST/LSC

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3347025

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Les réseaux de capteurs IP sans-fil connaissent aujourd'hui un essor sans précédent dans divers domaines tel que l'énergie, la télémédecine, la production industrielle, etc. Ceci est rendu possible grâce à l'émergence de divers standards technologiques dédiés aux communications dans des réseaux de capteurs tels que 6LoWPAN, ZigBee, RPL, etc.L'accès aux capteurs, une fois déployés, s'avère être parfois laborieux, voire dangereux. En effet, les réseaux de capteurs peuvent être déployés dans des zones hostiles (ex. radioactives). Dans certains scénarios, les capteurs sont trop nombreux pour être manipulés individuellement (ex. sites industriels) ou alors les capteurs peuvent être situés dans des endroits difficile d'accès (ex. canalisation, pilonnes électriques, etc.). Toutes ces contraintes rendent la gestion «locale » des capteurs une tâche difficile à réaliser.L'objectif de ce stage est de développer une plate-forme de gestion automatique, à distance, des capteurs IP sans fil contraints en ressources (énergie, CPU, et mémoires limités). Plusieurs caractéristiques et services réseaux seront considérés (ex. la topologie, le routage, la quantité/nature du trafic, etc.) pour optimiser les performances du réseau de capteurs en termes d'efficacité énergétique et/ou de qualité de service. Cette plate-forme sera prototypée pour un réseau de capteurs 6LowPAN/802.15.4 sous environnement Contiki OS. Ce stage commencera par une phase d'étude de l'état de l'art, qui aboutira à la spécification et l'implémentation d'une solution optimale pour la gestion automatique, à distance, des réseaux de capteurs IP sans-fil contraints. Connaissances requises: langage C, LinuxConnaissances souhaitées: OS embarqué (Contiki, TinyOS, etc), TPC/IP, 6loWPAN.

Développement d’une solution de Réalité Augmentée pour le Manufacturing

DIASI/LVIC

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3346999

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte du stageLa Réalité Augmentée est une technologie permettant d’assister un opérateur dans la réalisation d’une tache en venant superposer des indications visuelles virtuelles dans son champ de vision (eg. au travers d’une tablette ou de lunettes venant filmer l’environnement). Les retombées économiques potentielles de cette technologies sont particulièrement importantes pour le milieu industriel où les taches à réaliser peuvent s’avérer à la fois complexes et critiques. En particulier, les opérations de contrôle et de maintenance sont des tâches complexes dont la réalisation peut aujourd’hui difficilement être confiée à un robot. En apportant une assistance visuelle à chacune des étapes de la tache à réaliser, la Réalité Augmentée permet de réduire les risques d’erreur (eg. ordre des opérations) et permet à l’opérateur humain de se concentrer sur son expertise. Aujourd’hui, le laboratoire Vision et Ingénierie des Contenus a développé une expertise reconnue sur la localisation 3D en temps-réel d’objets industriels complexes à l’aide d’une caméra mobile. Cette solution de localisation a été utilisée dans différents projets de Réalité Augmentée couvrant la quasi-totalité des domaines industriels (aéronautique, automobile, industrie chimique, BTP,…). Objectifs du stagePour compléter notre solution de Réalité Augmentée pour le manufacturing, nous souhaitons développer une solution permettant de compararer le modèle CAO d’un objet avec la scène observée par la caméra afin d’identifier :- La présence de défauts (eg. partie de l’objet manquante ou en trop)- L’état de l’objet (eg. vanne ouver/fermée, étape de démontage,…)L’objectif de ce stage sera donc d’étudier et de développer de nouvelles briques algorithmiques faisant appel à la vision par ordinateur pour réaliser ces taches. En s’appuyant sur des méthodes d’analyse par synthèse, ces briques devront permettrent d’identifier la présence d’écarts au modèle CAO ou la configuration actuelle la plus probable du modèle CAO (dans le cas d’un objet démontable ou présentant des vannes,interrupteurs…). L’usage d’une caméra 3D en lieu et place d’une caméra 2D standard pourra faire partie de l’étude. L’objectif final du stage sera la réalisation d’un démonstrateur de Réalité Augmentée sur un objet industriel réel. CompétencesLe candidat devra disposer d’une bonne maitrise du langage C++ et de connaissances en vision par ordinateur. La maitrise d’outils de modélisation 3D (eg. Blender, 3DS Max, Autocad,…) et de moteurs de rendus (eg. OpenGL, Ogre3D, …) sera appréciée.

Mise en place d'un flot de conception ESL depuis une représentation haut-niveau IP-XACT.

LIST/DACLE/LCE

Electronique - Electricité - Electronique embarquée

Saclay

Région parisienne (91)

6 mois

3346321

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes embarqués. Avec l'augmentation de besoins en terme de performances sous contraintes de minimisation de surface et consommation d'énergie, la conception des systèmes avancés est devenue très complexe au niveau RTL (Register Transfert Level). Le flot de conception ESL (Electronic Syetem Level) est apparu pour répondre à ce problème en proposant de monter dans le niveau d'abstraction de la spécification et vérification de ces systèmes à travers des modèles abstraits (TLM, UML/IP-XACT, etc). Ces modèles de haut-niveau d'abstraction permettent aux concepteurs logiciels et matériels d'accomplir les tâches de spécification, vérification et pré-estimation des performances plus rapidement/efficacement qu'au niveau RTL. Dans ce contexte de flot de conception ESL, nous proposons de développer des outils permettant de générer, à partir d'une représentation haut-niveau IP-XACT existante des couches logicielles de bas niveau (HAL, drivers, API de synchronisation, etc) ainsi que les fichiers nécessaires à la génération du modèle TLM correspondant pour notre environnement d'exploration SESAM. Ce flot de conception devra s'appuyer sur les attributs metadata (interfaces, registres, bit-field, etc) définis par le modèle IP-XACT, adopté comme standard par le consortium SPIRIT. Il permettra de simplifier l'exploration architecturale et de réduire significativement l'effort de développement du logiciel système. Ce flot de conception devra enfin être intégré à la structure de gestion d'IP qui est cours de déploiement au laboratoire. Le use-case utilisé lors de ce stage pourrait être la plateforme multicoeur AntX développée dans le cadre de projet RELY.

Mesure d’antenne en milieu confiné

DSIS/STCS/LAP

Physique - Electromagnétisme

Grenoble

(38)

6 mois

3345645

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Cadre de l'étude :La caractérisation des performances d'un système antennaire est une part importante du travail effectué par un chercheur/ingénieur du domaine. Dans le contexte des antennes fortement intégrées (téléphone mobile, pagers, capteurs sans fils, RFID...) et/ou des antennes miniatures, la mesure du rayonnement et de l'impédance peuvent être difficiles (présence d'un câble coaxial perturbateur par exemple).Au sein du CEA-Leti et du laboratoire en particulier de nombreuses méthodes de caractérisations (champs lointain, RCS, optique...) ont été testées et évaluées pour des usages divers. Chacune de ces méthodes présentent des avantages et des inconvénients tant en terme de précision que de rapidité d'acquisition. A travers ce stage nous proposons d'étudier une nouvelle approche de mesure d'antennes dans un milieu confiné, pour lequel nous attendons une nette amélioration de la rapidité de mesure afin de pouvoir inscrire ce travail dans un processus d'ingénierie et de réglage d'antennes.Travail demandé :L'objectif de ce stage est de modéliser, simuler, réaliser et caractériser un banc de test d'antennes dans un milieu confiné en s'inspirant des travaux et des moyens disponibles au sein du laboratoire. Des mesures comparatives seront effectuées avec les moyens classiques de mesures (nombreuses chambres anéchoïdes) Le candidat devra posséder une bonne culture générale dans le domaine des micro-ondes, des antennes et de l'instrumentation RF. Le stage comporte une phase préliminaire de recherche bibliographique sur le sujet suivi d'une modélisation du dispositif proposé et des simulations réalisées avec des outils de simulation 3D. Enfin une phase expérimentale importante sera menée sur diverses techniques de mesures dont celle proposée dans ce stage. Les principales activités dans ce stage sont :· Recherche bibliographique· Modélisation et Simulations 3D du banc de test, analyse physique· Réalisations du banc et caractérisation d'antennes dans/avec divers équipements de mesures

Développement et intégration de diélectrique haute-permittivité pour les Transistors Organique Imprimés

DRT/LITEN/DTNM/SENCI/LCEI

Physique - Physique

Grenoble

(38)

6 mois

3345627

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Cadre du stage : Le Service Energie Nomade et Composants Imprimés (SENCI) du CEA-LITEN basé à Grenoble développe des applications en électronique imprimée, qui visent à réaliser des matrices flexibles de capteurs (optiques, thermique, pression) de grande surface pour la Santé, le Médical ou le Bâtiment Intelligent, en se basant sur la technologie de Transistors Organique Imprimés (OTFT pour Organic Thin Film Transistors). Cette technologie est supportée par plusieurs projets collaboratifs ou industriels et le laboratoire souhaite aujourd'hui développer une nouvelle génération aux performances optimisées.Au sein de l'équipe transistor, l'objectif principal de ce stage est de développer un diélectrique de grille à haute permittivité et faibles courant de fuite, afin de diminuer les tensions d'alimentation des OTFTs et rendre ainsi accessible la réalisation d'application portable utilisant des tensions d'alimentation inférieures à 5V. Travail demandé : En s'appuyant sur le flot de fabrication de transistors imprimés du CEA-LITEN, le stagiaire prendra en charge le développement d'un nouveau type de diélectrique polymère à haute permittivité. En accord avec le responsable de la filière, il définira les expériences à réaliser, prendra en charge les étapes technologiques d'impression correspondantes, les observations et caractérisations physiques/chimiques/optiques, ainsi que la caractérisation électrique finale du dispositif (caractérisation DC et fréquentielle).Des compétences générales en chimie, en sciences des matériaux et/ou en technologie d'impression pour l'électronique seront nécessaires à la bonne réalisation de ce stage. Le stagiaire travaillera au sein de l'équipe en charge du développement des transistors imprimés. Il devra savoir travailler en équipe et bien communiquer sur les travaux qu'il mènera. Pour ce travail expérimental et transverse nous apprécierons particulièrement une personne volontaire, imaginative et faisant preuve d'autonomie.

Réalité virtuelle et nuage de points pour le Manufacturing

DIASI/LSI

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3345623

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Au sein de la Direction de la Recherche Technologique du CEA, le LIST (Laboratoire d'Intégration des Systèmes et des Technologies qui regroupe environ 700 chercheurs) fait évoluer la technologie des systèmes complexes afin de soutenir les entreprises françaises et européennes dans leurs domaines d'activité. Les applications des technologies de Réalité Virtuelle sont nombreuses, en particulier dans le domaine du Manufacturing. Le stage proposé s'adresse à un élève ingénieur en robotique et informatique qui rejoindra l'équipe projet pour participer à la conception et à la mise au point d'un logiciel permettant d'interagir en Réalité Virtuelle avec un environnement industriel modélisé par nuage de points via un un système de type Kinect V2 afin de réaliser par exemple des études d'accessibilité ou d'ergonomie. Outre l'aspect développement informatique et robotique, ce stage est une opportunité d'aborder les usages de la réalité virtuelle pour des applications industrielles.

Commande d'une main à retour d'effort pour la réalité virtuelle

DIASI/LSI

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3345622

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Au sein de la Direction de la Recherche Technologique du CEA, le LIST (Laboratoire d'Intégration des Systèmes et des Technologies qui regroupe environ 700 chercheurs) fait évoluer la technologie des systèmes complexes afin de soutenir les entreprises françaises et européennes dans leurs domaines d'activité. Les applications des technologies de Réalité Virtuelle sont nombreuses, en particulier dans le domaine de la formation ou du prototypage virtuel. C'est le thème du projet MANDARIN dont l'objectif est de développer une nouvelle main à retour d'effort pour la réalité virtuelle . Le stage proposé s'adresse à un élève ingénieur en robotique et informatique qui rejoindra l'équipe projet pour participer à la conception et à la mise au point de la commande de cette nouvelle main à retour d'effort. Outre l'aspect développement informatique et robotique, ce stage est une opportunité d'aborder les usages de la réalité virtuelle pour des applications professionnelles.

Développement d'un outil permettant de faire des tâches d'assemblage en réalité virtuelle

DIASI/LSI

Informatique - Réalité virtuelle

Saclay

Région parisienne (91)

6 mois

3345620

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte :Le Laboratoire de Simulation Interactive du CEA LIST travaille depuis plus de dix ans en partenariat avec des industriels du secteur automobile et aéronautique sur le développement d'algorithmes et de simulateurs de réalité virtuelle permettant d'adresser des problématiques d'assemblage. La capture du mouvement de l'opérateur et sa restitution fidèle au sein du simulateur est un élément central du démonstrateur. Les problématiques récentes soumises par les industriels nécessitent d'aller plus loin dans la réalisation de gamme d'assemblage en RV réalisé par des opérateurs. Descriptif du sujet :L'objectif du stage consiste à mettre au point un démonstrateur robuste pour la simulation interactive de gamme d'assemblage. Il faudra tout d'abord réaliser un état de l'art dans la domaine.Le travail consistera ensuite à réaliser un démonstrateur en partenariat avec nos partenaires industriels. Ce simulateur sera développé en se basant sur les outils développés au LSI et notamment la technologie XDETM (voir http://www.kalisteo.com/lsi/aucune/a-propos-de-xde). Profil du candidat :Ce stage nécessite de faire preuve d'une grande autonomie et d'être capable de jongler entre différents langages informatiques pour s'approprier les technologies nécessaires à la bonne réalisation du travail. Il est donc nécessaire d'avoir déjà mené à bien des projets informatiques, de préférence dans le domaine de la réalité virtuelle. Une connaissance des logiciels de CAO comme CATIA ou SW serait un plus.

Mise au point d’un magnétomètre atomique de nouvelle génération

DSIS/SCSE/LCI

Physique - Physique atomique

Grenoble

(38)

6 mois

3344972

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Notre équipe, située au CEA LETI, a une longue expertise dans la magnétométrie atomique. Nous avons notamment développé des magnétomètres spatiaux mis en orbite fin 2013 sur la constellation de satellites Swarm en partenariat avec l'ESA et le CNES [1]. Ces magnétomètres, basés sur la détection optique de la résonance paramétrique d'atomes 4He dans l'état métastable 23S1, permettent une mesure absolue du champ magnétique avec un niveau de précision record. Nous nous intéressons actuellement à une nouvelle architecture de magnétomètres atomiques à pompage transverse des alcalins [2] avec un fort potentiel pour des applications biomédicales. Ces magnétomètres sont basés sur l'application de trains de pulses magnétiques très brefs et intenses qui « habillent » les atomes et leur permettent d'opérer à performance constante dans des gammes de champ magnétique nettement plus larges que la résonance paramétrique. Le stagiaire participera au travail de l'équipe pour mettre en ?uvre une expérience de ce type qui permettra d'évaluer le niveau de performance atteignable, ainsi que d'anticiper l'impact en termes de performances de différentes autres améliorations pressenties (utilisation de techniques de squeezing pour réduire les niveaux de bruit du capteur, pompage hybride avec deux alcalins…) Nous sommes à la recherche d'un étudiant avec des très bonnes bases de physique (quantique et statistique), et la volonté de réaliser des développements scientifiques de pointe en vue d'applications industrielles concrètes. La thèse poursuivra dans ce positionnement à l'interface entre recherche académique et innovation industrielle dans le domaine des capteurs biomédicaux et aéronautiques. [1] http://smsc.cnes.fr/SWARM[2] A. Korver et al. Phys. Rev. Lett. 111, 043002

Mise en oeuvre d'une plateforme ouverte FiWare pour l'internet des objets

Electronique - Electricité - Electronique embarquée

Grenoble

(38)

6 mois

3344963

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La commission européenne a récemment lancé le "Future Internet - Public Private Partnership" (Fi-PPP) afin de relever les différents challenges soulevés par l'émergence de l'Internet des Objets et pour mieux appréhender l'internet du futur. Le programme FI-PPP s'appuie notamment sur une nouvelle plateforme nommée FiWare. FiWare a pour objectif de valider les nouvelles technologies dans le contexte des "Smart Applications". FiWare est une plateforme générique, entièrement gratuite, proposant des modules à déployer dans les différents composants impliqués pour une "Smart Application", application de l'internet des objets. Une documentation fournie sur la plateforme FiWare est disponible en ligne : http://forge.fi-ware.org/plugins/mediawiki/wiki/fiware/index.php/Quick_FI-WARE_tourhttp://catalogue.fi-ware.org/http://edu.fi-ware.org/ Le but du stage est de découvrir cette plateforme, ses différents modules et leurs interactions. Puis de proposer une architecture adéquate pour une application simple que nous aurons choisi. Il s'agira ensuite de mettre en oeuvre la plateforme selon la configuration choisie. Pour cela, le laboratoire possède de nombreuses technologies d'objets communicants au standard IEEE 802.15.4, des Raspberry PI servant de Gateway avec le monde de l'internet et des PC jouant le rôle de serveurs. Le stagiaire aura à rédiger un document "How To" expliquant la prise en main de la plateforme FiWare et permettant de guider le développeur pour la mise en oeuvre d'une application. Le stage se déroulera dans le laboratoire LSOC "sécurité des objets et des systèmes connectés" au CEA Grenoble.

Déploiement de protocoles de sécurité pour un lien radio "low-power" sur un microcontrolleur embarqué

DSIS/STCS/LSOC

Electronique - Electricité - Electronique embarquée

Grenoble

(38)

6 mois

3344962

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

D'ici 5 ans, de nombreux objets connectés et capables d'exposer leurs données sur internet vont apparaître sur le marché. Ils feront partie d'un vaste réseau appelé "internet des objets". Certains gros objets seront en mesure de se connecter via le protocole ethernet ou par WiFi. Mais d'autres objets, plus limités en ressources, communiqueront via des standards radio "low-power" comme par exemple le standard IEEE 802.15.4. Ils peuvent former un réseau de capteurs local et acheminer leur données "by hops" vers une gateway ou modem relié à internet. Pour ces objets se pose la question de l'interopérabilité des standards de communication pour acheminer la données depuis le capteur jusqu'à l'utilisateur. Il se pose aussi la question de sécuriser la donnée pour préserver son intégrité, sa confidentialité, son authenticité. Le sujet du stage proposé vise à implémenter pour les capteurs plusieurs protocoles de sécurité compatibles avec ceux utilisés par l'internet, notamment IPsec et TSL. Des versions allégées de ces protocoles adaptées aux objets sont apparues dernièrement et des librairies sont disponibles en open source. Le but du stage est de les mettre en oeuvre sur un noeud/capteur Wismote, puis d'évaluer leur performance, leur souplesse d'utilisation, leur spécificité. Le système d'exploitation embarqué sur les petits objets communicant est Contiki. Les librairies seront déployées sur cet OS. Une fois opérationnelles, des protocoles de communication seront mis en oeuvre pour faire dialoguer le noeud avec la machine hôte, puis deux noeuds entre eux, toujours de façon sécurisée. Finalement un petit réseau de capteurs pourra être déployé. http://www.aragosystems.com/fr/wisnet-item/wisnet-wismote-item.html Le stage se déroulera dans le laboratoire LSOC "sécurité des objets et des systèmes connectés" au CEA Grenoble.

Régularisation d’images d’orientations cristallines utilisées pour la simulation de contrôles ultrasonores de soudures

LIST/DISC/LSMA

Mathématiques - Analyse numérique

Saclay

Région parisienne (91)

6

3344330

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le CEA LIST mène des activités de recherche et développement dans le domaine du contrôle non destructif (CND) qui consiste à caractériser l'état d'intégrité de structures industrielles sans les dégrader. Parallèlement à la conception de capteurs innovants et au développement de nouvelles méthodes de contrôles, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr) logiciel de simulation de CND qui s'appuie sur les travaux de recherches menés au laboratoire en modélisation RX, électromagnétique et ultrasonore. Des outils de simulation de contrôle non destructif de soudures sont en cours de développement. La soudure pouvant être décrite comme un milieu anisotrope d'orientation cristalline variable, des algorithmes de tracés de rayons en milieux inhomogène sont utilisés. Ils sont basés sur la résolution d'un système différentiel non-linéaire qui permet d'obtenir la trajectoire des rayons. Ces algorithmes prennent comme données d'entrée l'orientation cristalline à n'importe quelle position de la soudure, cette dernière est obtenue par interpolation de type spline cubique à partir d'une cartographie d'orientations cristallines.Cependant, en pratique, ces cartographies peuvent présenter de très fortes variations des orientations cristallines, ce qui les rend incompatibles avec des modèles rayons. L'objectif du stage est de définir des méthodes de lissage de la cartographie d'orientations cristallines afin de réduire les irrégularités et singularités présentent dans la description. Ces techniques de lissage seront basées principalement sur des méthodes de traitement d`images minimisant les dérivées de la fonction à interpoler (ex. splines lissantes). L'influence de la description de la soudure sera étudiée à travers les méthodes de lissage proposées. Le stage comportera à la fois un volet théorique (bibliographie, collecte, analyse et étude des méthodes de lissage de la description du sous-sol terrestre utilisées en géophysique) et un volet algorithmique et requiert un goût prononcé pour le traitement d'image et analyse numérique. L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Ce stage d'une durée de 6 mois peut déboucher, le cas échéant, sur une proposition de thèse. Le stagiaire perçoit une gratification mensuelle. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.

Simulation du contrôle par ultrasons d’interfaces imparfaites

LIST/DISC/LSMA

Physique - Acoustique

Saclay

Région parisienne (91)

mois

3344327

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un institut de recherche technologique sur les systèmes à logiciel prépondérant. Dans le domaine du Contrôle Non Destructif (CND), les thématiques de recherche au CEA LIST sont principalement la simulation et le traitement des données, et la conception d'instrumentations et de capteurs innovants. Les études portent sur les techniques ultrasonores, électromagnétiques (courant de Foucault) et rayon X. Dans ce cadre, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au sein du département DISC.Le stage proposé s'inscrit dans le cadre de travaux portant sur la modélisation du CND par ultrasons. Il vise à développer une méthode pertinente pour le calcul d'échos provenant d'une interface imparfaite entre deux matériaux. Cette méthode pourra notamment être appliquée au cas d'un collage présentant un défaut, le but étant d'être en mesure de prédire si le défaut peut être détecté lors d'un contrôle par ultrasons. Les techniques de collage sont de plus en plus utilisées, notamment dans l'industrie aéronautique, et la vérification de la bonne qualité du collage correspond à des enjeux de sécurité importants. La première partie du travail sera une étude bibliographique qui permettra à la fois d'identifier les principales conclusions d'études expérimentales existantes et de répertorier les modèles déjà proposés. La deuxième partie sera le développement du modèle, qui supposera d'une part de décrire le comportement physique du défaut et d'autre part d'inclure ce comportement physique à un modèle de diffraction des ondes ultrasonores. Cette partie pourra s'appuyer sur des développements précédemment réalisés aux laboratoires. Des résultats obtenus à l'aide du modèle seront comparés aux résultats expérimentaux de la littérature. Une étude expérimentale dans un cas présentant un intérêt industriel pourra être envisagée, afin d'enrichir la base de résultats expérimentaux disponibles et de permettre une meilleure compréhension des phénomènes. Le modèle développé pourra être implémenté dans la plate-forme CIVA.L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Il devra avoir des connaissances en élastodynamique ou acoustique et en programmation, ainsi qu'un fort intérêt pour la modélisation de phénomènes physiques. Ce stage a une durée de 6 mois. Le stagiaire perçoit une gratification mensuelle brute variable selon le niveau de classification de sa formation. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.

Développement et optimisation de méthodes d’intégration numériques pour la simulation du contrôle non destructif par ultrasons

LIST/DISC/LSMA

Physique - Acoustique

Saclay

Région parisienne (91)

mois

3344326

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un institut de recherche technologique sur les systèmes à logiciel prépondérant. Dans le domaine du Contrôle Non Destructif (CND), les thématiques de recherche au CEA LIST sont principalement la simulation et le traitement des données, et la conception d'instrumentations et de capteurs innovants. Les études portent sur les techniques ultrasonores, électromagnétiques (courant de Foucault) et rayon X. Dans ce cadre, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au sein du département DISC.Le stage proposé s'inscrit dans le cadre de travaux portant sur la modélisation du CND par ultrasons. Plusieurs méthodes de simulation développés au DISC supposent d'intégrer numériquement des quantités spatio-temporelles sur les surfaces des défauts et des capteurs. Ces intégrations sont actuellement réalisées à l'aide d'une discrétisation régulière et définie a priori des surfaces. Le choix du pas de discrétisation suppose un compromis : un pas trop large rend les résultats de calcul imprécis, tandis qu'un pas trop fin rend les temps de calculs trop longs. L'objectif de ce stage est d'améliorer cette approche.Deux axes d'amélioration sont envisagés. Le premier est le développement d'une méthode d'intégration plus fine, utilisant soit des méthodes d'ordres plus élevés soit l'utilisation de nouvelles bases de fonctions « bien choisies ». Cela supposera dans un premier temps d'étudier les comportements caractéristiques des quantités physiques à intégrer.Le deuxième axe d'amélioration porte sur la mise en place d'un échantillonnage automatique. Ce critère devrait permettre d'éviter d'ajuster l'échantillonnage au cas par cas, tout en visant un compromis optimal entre précision et temps de calcul. La mise en place d'un tel critère suppose une réflexion sur le lien entre les paramètres d'un calcul et le niveau de discrétisation nécessaire. Une étude paramétrique sera réalisée à cet effet.Les méthodes proposées durant le stage seront implémentées en langage C++ dans le logiciel CIVA afin d'être testées.L'étudiant intégrera l'équipe de modélisation du laboratoire et sera encadré par un ingénieur chercheur spécialisé dans le domaine de la simulation ultrasonore. Il devra avoir des connaissances en mathématiques appliquées et en programmation, ainsi qu'un fort intérêt pour la modélisation de phénomènes physiques. Ce stage a une durée de 6 mois. Le stagiaire perçoit une gratification mensuelle brute variable selon le niveau de classification de sa formation. Par ailleurs le stagiaire peut bénéficier des facilités de transport du CEA.

Design et mise en oeuvre d'une base de données pour un instrument d'identification de bactéries.

DTBS/STB/LISA

Informatique - Informatique

Grenoble

(38)

6 mois

3343757

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Nous avons développé au laboratoire LISA l'instrument Bacram qui met en ?uvre une technique optique (spectroscopie Raman) pour permettre d'identifier des bactéries pathogènes. En sortie de cet instrument sont enregistrés des fichiers texte contenant les mesures expérimentales. L'ensemble de ces fichiers constitue ce que l'on appelle une base de données qu'utilisent différents algorithmes que nous avons développés en R ou Python.Depuis Avril 2014, la base de données Bacram s'est enrichie d'environ 4500 spectres. Une campagne de mesures prévue en 2015 devrait doubler, voire tripler ce nombre. Un système de stockage, de description, de fouille, d'extraction et de visualisation des données/acquisitions est nécessaire pour exploiter au mieux cette base d'informations. Ici 'au mieux' signifie un accès facile et rapide aux données pour les utilisateurs d'une part, et pour les programmes de calcul qui en extraient l'information (statistiques descriptives, inférence, analyse de données). Un besoin similaire est rencontré sur le projet Microdiff et sa base de données d'images. Nous proposons un stage de fin d'études s'adressant à un étudiant de filière informatique. Le but est le design et la mise en oeuvre d'un système de gestion de données répondant au besoin expliqué ci-dessus, si possible compatible avec les 2 projets. Le système devra comporter une interface Homme-Machine (IHM) web, s'interfacer avec les codes d'analyse de données existants, et intégrer un système de sauvegarde. On recherchera tout particulièrement une solution modulable et évolutive. Techniques employées : data model, bases de données relationnelles, interfaces web (IHM, WebServices).Mots clés techniques : SQL, Merise, ORM, application web, HTML, CSS, Javascript, DICOM, Python, R...Niveau du stagiaire : stage de fin d'étude ingénieur (par exemple ENSIMAG), voire M2.

Instrumentation d'une touche de piano à l'aide d'un capteur d'effort 3D

DSIS/SCSE/LSCM

Electronique - Electricité - Electronique embarquée

Grenoble

(38)

6 mois

3343196

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Situé au sein du campus MINATEC, à Grenoble, la mission principale du LETI consiste à créer de l'innovation et la transférer à l'industrie en générant des résultats de recherche préparant des exploitations industrielles à moyen et long terme, positionnant sa recherche entre la recherche académique et le développement industriel. Cette recherche technologique menée au LETI repose sur une infrastructure de recherche de niveau mondial, un positionnement sur des thèmes porteurs de croissance économique, une politique de propriété intellectuelle visant à créer de la valeur auprès des industriels. Le LSCM (Laboratoire Systèmes de Capteurs Multimodaux) du LETI/Département Systèmes et Intégration de Solutions est chargé des études sur la conception de systèmes électroniques intégrant divers capteurs (jauges de contraintes, centrales inertielles, capteur d'efforts ...) et systèmes de transmission miniaturisés courte ou longue portée (RF 2.4GHz, ...) en étroite collaboration avec des PMEs et des grands groupes industriels. Pour cela, ses équipes sont amenées à concevoir et réaliser :- des systèmes de micro-capteurs très basse consommation (transmission sans fil, autonomie énergétique du capteur par une électronique faible consommation et éventuellement par le développement de dispositifs de récupération de l'énergie ambiante,...) - des réseaux de capteurs pour la capture de contexte, le monitoring de l'environnement et de la consommation d'énergie à distance en particulier dans les domaines du transport, de l'habitat et de l'électronique grand public Le stage proposé s’intègre dans la thématique capture de contexte. L'objectif de ce stage est de developper un demonstrateur intégrant un ou plusieurs capteurs d'effort MEMS dans une touche de piano électronique afin de capter les efforts du doigt en contact. Le demonstrateur s'integrera à l'electronique du piano pour proposer de nouvelles fonctionnalités sonores en fonction de différents types de pression de doigt. Le candidat devra :- étudier l'état de l'art du domaine- choisir et interfacer les capteurs MEMS avec une électronique proche capteur à concevoir.- developper le logiciel embarqué associé afin de reconnaitre et traiter les signaux de pression du doigt- ajouter des fonctionnalités musicales qui s'interfaceront à l'électronique du piano. Les compétences requises pour ce stage sont nombreuses et variées : de l'electronique analogique proche capteur, de l'electronique numerique ainsi que de la conception logiciel en C. Des notions musicales seront un plus pour mettre en place les nouvelles fonctionnalités du piano.

Etat de l’art théorique et pratique sur les PUFs

DACLE/LaSTRE

Informatique - Informatique

Saclay

Région parisienne (91)

4 à 6 mois

3342663

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans un contexte où la complexité et la connectivité croissante des systèmes à logiciel prépondérant augmente leur vulnérabilité, le CEA développe des approches combinées matérielle/logicielle visant à élever significativement le niveau de sécurité de piles logicielles fondées sur une couche de virtualisation. En particulier, un prototype d'une infrastructure système complète et pratique permettant une authentification forte et une exécution de binaires ou de machines virtuelles intégralement chiffrés a été réalisé et, sur le plan de la confidentialité, cette infrastructure est robuste contre toute compromission logicielle des couches logicielles bas niveau, y compris lorsque cette compromission touche le niveau de l'hypervision, le plus bas et le plus préjudiciable.Bien que de telles techniques soient très intéressantes sur le plan de la sécurité, elles n'en posent pas moins des problèmes de performances. Dans un tel contexte, l'objet du présent stage est d'investiguer en quoi l'état de l'art des PUF (Physically Unclonable Functions) peut contribuer à lever des verrous de performance en vue de la réalisation, par exemple, de systèmes à chiffrement à la volée de la mémoire. Egalement, le présent stage cherchera également à étudier dans quel mesure la théorie formelle des PUF est exploitable afin d'établir formellement des propriétés de sécurité au niveau système.

Solution d'accélération combinée logicielle matérielle pour les algorithmes de recherche opérationnelle

LIST/DACLE/LASTRE

Informatique - Informatique

Saclay

Région parisienne (91)

6

3342661

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La recherche opérationnelle (aussi appelée aide à la décision) peut être définie comme l'ensemble des méthodes et techniques rationnelles orientées vers la recherche de la meilleure façon d'opérer des choix en vue d'aboutir au résultat visé ou au meilleur résultat possible. En raison de la multiplication des domaines d'application et l'accroissement de la taille des problèmes, la capacité de calcul offerte pas les ordinateurs actuels n'arrive pas à satisfaire les exigences du domaine de RO. Dans ce contexte, un axe de recherche ouvert consiste à s'appuyer sur des techniques d'accélération matérielles afin de choisir pour chaque famille d'algorithmes de recherche opérationnelle l'implémentation matérielle optimale qui permettra de réaliser des gains conséquents en temps et en performance. Le travail proposé dans ce stage consiste à dresser un état de l'art autour des solutions d'accélération des algorithmes de résolution des problèmes d'optimisation , puis de proposer une solution qui répond aux points suivants: 1. Analyser les limites de résolution des problèmes de recherche opérationnelle rencontrés dans l'industrie actuellement,2. Définir des critères de classification des algorithmes de résolution des problèmes d'optimisation par famille. Une famille d'algorithme de RO doit présenter les mêmes motifs d’exécution, 3 .Proposer une solution d’accélération appropriée à chaque famille d’algorithmes, 4 .Proposer un outil d'évaluation du gain (en temps et performance ) de la solution d’accélération matérielle par rapport à la solution d'accélération logicielle. Enfin, la solution proposée devra faire l'objet d'un prototype pour la validation du stage. Le stage se déroulera dans les locaux Nano-Innov du CEA Saclay, au sein d'un laboratoire de recherche notamment spécialisé dans la recherche opérationnelle, les chaînes de compilation et les systèmes embarqués pour architectures massivement parallèles.

Interactions entre profilage statique et ordonnancement pour des applications temps réelles: caractérisation et exploitation

DACLE/LaSTRE

Informatique - Systèmes temps réel

Saclay

Région parisienne (91)

6 mois

3342660

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans les systèmes embarqués temps réel, un applicatif est constitué d'un ensemble de tâches dont l'exécution est soumise au respect de contraintes temporelles. De tels applicatifs s'exécutent au-dessus d'un système d'exploitation temps réel, dans lequel un ordonnanceur est en charge d'organiser l'exécution des différentes tâches. Pour cela, l'ordonnanceur s'appui sur leur comportement temporel des tâches ainsi que leurs budgets de temps associés. La détermination du budget de temps d'une tâche est réalisée en amont de l'exécution et consiste à déterminer le scénario d'exécution pire cas pour cette tâche (en anglais worst-case execution time, WCET), cette analyse est appelée analyse temporelle pire cas .La plupart des travaux d'ordonnancement s'appuient sur une unique valeur de WCET pour une tâche pour déterminer l'ordonnancement (soit de manière hors-ligne ou en-ligne) qui sera suivi. Toutefois, une tâche est un ensemble de chemins d'exécution, qui peut se représenter sous la forme d'un graphe de flot de contrôle (CFG) avec des temps d'exécution variable, mais dont l'ordonnanceur n'a pas connaissance. Or il pourrait être pertinent d'informer l'ordonnanceur du chemin pris pour ajuster le budget de temps de la tâche exécutée mais également d'en tenir compte pour l'exécution des autres tâches, afin par exemple de réduire le nombre de préemption. Ce stage vise donc à étudier différents applicatifs temps réel en vue d'analyser les variances au sein des différents chemins d'un CFG et de proposer une représentation dans un modèle de tâche qui soit exploitable par un ordonnanceur.

Définition d'un DSL (Langage dédié domaine) avionique dans BIP

LIST/DACLE/LaSTRE

Informatique - Systèmes temps réel

Saclay

Région parisienne (91)

6 mois

3342654

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le laboratoire des systèmes temps-réel embarqués (LaSTRE) conçoit et développe des outils, méthodes et logiciels systèmes, pour la conception de systèmes embarqués, notamment dans un environnement temps-réel et pour les applications critiques. alliant performance, flexibilité et sûreté. Dans le domaine des systèmes temps-réel embarqués, il est toujours question de garantir le respect de plusieurs contraintes à la fois tel que les contraintes de fonctionnement, les contraintes temporelles, consommation d'énergie, coût de développement... Ces systèmes sont de plus en plus complexe et avec cette complexité croissante, leur implémentation s'avère difficile et nécessite une phase, rigoureusement établie, de spécification et de conception. BIP (Behavior, Interaction, Priority) est une plate-forme permettant la conception rigoureuse des systèmes. Elle utilise le langage BIP et un ensemble d'outils associés pour établir le flot de conception correct par construction. Le langage BIP est une notation qui permet de construire des systèmes complexes en coordonnant le comportement d'un ensemble de composants atomiques. Le comportement est alors est décrit à l'aide d'un ensemble des langages et des notion basé sur une sémantique formel et bien définie. Néanmoins BIP, par sa vocation d'être généraliste ne possède pas de variantes spécifiques à des domaines métiers bien ciblés. Dans ce stage , on s’intéresse particulièrement au domaine avionique, un domaine d'application typique pour ce genre de systèmes, l'objectif sera donc de définir un langage dédié à ce domaine métier (DSL: Domain Specific Language) dans BIP. Les langages dédiés domaine représentent, en effet, une approche avérée pour élever le niveau d’abstraction de programmation. Ils permettent grâce à des constructions haut-niveau et des notations masquant les complexités des couches logicielles sous-jacentes, de garantir certaines propriétés critiques du domaine. Le candidat aura donc la charge de :- Étudier les DSL avioniques de l'état de l'art, et les différents standards utilisés.- Prendre en main la plate-forme BIP.- Définir par la suite un patron de conception du langage dédié à l'avionique.- Définir et embarquer le DSL dans BIP.- Mettre en place un guide permettant de généraliser l'approche développée afin de l'étendre à d'autres domaine métiers (automobile, ferroviaire ..)

Reconnaissance de marque et modèle de véhicule avec un réseau de neurones convolutionel.

LIST/DIASI/LVIC

Informatique - Traitement d'image

Saclay

Région parisienne (91)

6 mois

3340666

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Les algorithmes d'apprentissage à base de réseau de neurones artificiel connaissent un regain de succès ces derniers années. De nouvelles méthodes d'optimisation, l'augmentation des puissances de calcul (GPU, cluster, ...) et l'abondance des données d'apprentissage ont permit à ces algorithmes d'établir le nouvel état de l'art dans beaucoup de domaine d'application (reconnaissance vocale, reconnaissance d'objet, classification de document, ... ). Par exemple, les meilleurs performance obtenus avec les challenge ImageNet ont été établies avec des algorithmes à base de réseau de neurones. L'autre point important, c'est que ces algorithmes, avec leur architecture organisé en couche, ne sont pas seulement utilisés pour la prédiction mais aussi pour apprendre des éléments caractéristiques plus adaptés aux problèmes à résoudre. Beaucoup d'étude montrent que ces éléments caractéristiques sont plus performants que les éléments caractéristiques classique de la vision par ordinateur (SIFT, HOG, ...) pour les tâches de classification ou de détection. Fort de ce constat, ce stage a pour objectif d'implémenter un algorithme de reconnaissance de marque et de modèle de véhicule avec un réseau de neurones convolutionel. La reconnaissance de marque et de modèle de véhicule peut être vu comme un problème de classification multiclasse avec un très grand nombre de classes. Dans le cadre de ce stage, la classification sera surtout utilisée pour apprendre des éléments caractéristiques qui permettront de bien identifier les véhicules. Une fois que les éléments caractéristiques sont extraits, l'identification de la marque et du modèle du véhicule sera faite par vérification en utilisant ces éléments caractéristiques. Plus précisément, les éléments caractéristiques d'un modèle test seront comparé aux éléments caractéristiques des modèles de référence pour ensuite prendre un décision sur l'identité du véhicule. Le stagiaire a pour tâche : - de mettre en oeuvre un algorithme de classification multi-classe pour apprendre les éléments caractéristiques discriminant - de proposer une algorithme de vérification pour identifier la marque et le modèle d'un véhicule - de collecter les données nécessaires à l'apprentissage et à l'évaluationUne bonne connaissance des algorithmes d'apprentissage et des réseaux de neurones (Deep Learing) en particulier est requise. Les expérimentations se feront avec la bibliothèque Caffe. Ce stage s’inscrit dans les activités d'analyse de scène du Laboratoire Vision et Ingénierie des Contenus du CEA List. Le laboratoire développe dans le cadre de projets R&D, des systèmes d’analyse vidéo automatique en temps réel intégrant des techniques évoluées de modélisation du fond, de classification, de suivi temporel d’objets et de détection d'événements dans la scène. Ces projets sont menés en partenariat avec des acteurs industriels majeurs du domaine (Thales, Alstom, SNCF…). Référence : [1] www.deeplearning.net [2] DeepFace: Closing the Gap to Human-Level Performance in Face Verification Yaniv Taigman, Ming Yang, Marc'Aurelio Ranzato, Lior Wolf Conference on Computer Vision and Pattern Recognition (CVPR)[3] http://caffe.berkeleyvision.org/

Electronique embarquée pour le pilotage d’actionneurs piézoélectriques ultrasoniques

LIST/DIASI/LISA

Mécanique - Mécatronique

Saclay

Région parisienne (91)

6 mois

3340654

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Ce stage s'inscrit dans la compétence du laboratoire interfaces sensorielles et ambiante concernant les actionneurs piézoélectriques ultrasoniques. L'objectif est de concevoir et réaliser une électronique compacte adaptée au pilotage de charges capacitives. L'étudiant aura pour charge de réaliser un état de l'art des techniques existantes en électronique de puissance pour piloter des actionneurs piézoélectriques. Cet état de l'art lui permettra d'établir des règles de conception en fonction du type d'actionneur utilisé. Il proposera et réalisera alors une électronique adaptée aux actionneurs utilisés au laboratoire.Cette réalisation pourra être associée à un travail complémentaire sur le contrôle des actionneurs piézoélectriques et notamment la problématique du suivi de résonance intéressante pour certains types de moteurs à ultrasons. Il s'agira de proposer des conceptions possibles d'électroniques permettant de suivre la fréquence de résonance mécanique d'un système dans des conditions variable de température, humidité ou charge.Le profil idéal est un étudiant en électronique avec de solides bases en électronique analogique et/ou électronique de puissance ayant déjà utilisé les outils de conception de type SPICE. L'étudiant devra être également à l'aise avec le travail expérimental en électronique. Un profil mécatronicien convient également.

Méthodes de détection de copies et méthodes géométriques pour maîtriser le compromis rappel/performance dans la fouille de grandes bases d'images géo-taguées.

LIST/DIASI/LVIC

Informatique - Traitement d'image

Saclay

Région parisienne (91)

6 mois

3340647

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Présentation du laboratoire d'accueil : Le CEA-LIST est un Institut de 600 personnes, localisé sur le plateau de Saclay, dont les axes de recherche s'inscrivent dans le domaine des systèmes complexes à logiciel prépondérant.Au sein du CEA LIST, le Laboratoire Vision et Ingénierie des contenus (LVIC) regroupe 80 chercheurs autour de thèmes de recherche qui sont l'analyse des documents multimédia (analyse jointe texte et image), la localisation de capteurs (SLAM, réalité augmentée) et l'analyse de scène (vidéo-protection, assistance à la conduite). Consulter nos démonstrations sur www.kalisteo.fr Description du stageLa recherche d'images par le contenu est utilisée aujourd'hui pour de nombreuses applications. On trouve entre autres la recherche d'images similaires (recherche d'objet dans la scène, recherche de lieux, ...) et la détection de copies ( veille de droits d'auteurs : détecter des copies malgré découpes, rotations, ...).Pour répondre à ces problématiques, un canevas général a vu le jour en utilisant la recherche par sac de mots visuels (BoVW), ou encore la description absolue par méthode de hashage, puis une confirmation géométrique (reranking). La confirmation géométrique point à point parmi les images références les plus pertinentes pour une requète donnée (100 à 1000 premiers résultats) permet d'augmenter nettement la précision du moteur de recherche, mais à un prix calculatoire important.Dans le cas des bases d'images fortement redondantes (ex: acquisition vidéo), la confirmation géométrique est fortement consomatrice de resources calculatoires sans pour autant augmenter la pertinence globale des résultats. Il est alors raisonable d'envisager un sous-échantillonage de la base pour limiter les redondances. Si on dispose d'informations de position sur les prises de vues dans la base d'images, le sous-échantillonage peut utiliser à la fois des critères CBIR, et des critères de géométrie épipolaire sur le recouvrement de champ de vision des images.A la frontière entre les équipes Multimédia et Localisation de capteurs, le stage s'inscrit dans ce contexte scientifique et technique et consistera à (i) proposer des critères de sélection d'images pour sous-échantilloner les bases en maîtrisant le compromis rappel/performance, mais aussi (ii) développer un démonstrateur utilisant ces critères pour accélérer la recherche dans des bases de vidéos, ou d'images géo-tagguées.Contenu technique du stage- étude bibliographique sur le sujet de la reconnaissance visuelle et la géométrie épipolaire- prise en main des modules logiciels connexes déjà présents au Laboratoire- conception et développement d'une technologie évaluant la redondance d'une base d'images/vidéos- conception et développement d'une technologie permettant de sous-échantilloner une base en maitrisant la redondance- évaluation des performances de recherche d'images pour une base sous-échantillonnée, analyse des erreurs et proposition de pistes d'amélioration

Détection de zones de texte dans les images et reconnaissance de mots

DIASI/LVIC

Electronique - Electricité - Théorie et traitement du signal

Saclay

Région parisienne (91)

6 mois

3340645

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Présentation du laboratoire d'accueil : Le CEA-LIST est un Institut de 850 personnes, localisé sur le plateau de Saclay, dont les axes de recherche s'inscrivent dans le domaine des systèmes complexes à logiciels prépondérants. Au sein du CEA LIST, le Laboratoire Vision et Ingénierie des contenus (LVIC) regroupe 80 chercheurs autour de thèmes de recherche qui sont l'analyse et l'indexation de documents multimédia (analyse jointe multi-lingue et image fixe et animée), la localisation de capteurs (SLAM, réalité augmentée) et l'analyse de scène (vidéo-protection, assistance à la conduite). Des démonstrations sont sur www.kalisteo.fr Description du stage: La thématique Multi Média du laboratoire, regroupe des logiciels maison réalisant la reconnaissance de copie, d'instance et l'apprentissage d'objets. Afin d'accroitre notre panoplie de briques logicielles, et afin de répondre aux besoins de certains industriels, nous proposons dans ce stage d'une part de localiser les régions de l'espace ou se trouve du texte puis d'autre part de reconnaitre son contenu au sein d'une image. Au sein de l'équipe Multimédia, le stage s'inscrit dans ce contexte scientifique et technique et consistera à définir de nouveaux algorithmes ou d'améliorer ceux déjà existants.Contenu technique du stage : étude bibliographique sur le sujet de la détection de texte et OCR/ICR (articles, thèses et campagnes d'évaluations)- familiarisation avec les outils logiciels du laboratoire dans l'analyse d'images- argumentation sur le choix d'une ou deux méthodes permettant de d'atteindre l'objectif- conception et implémentation d'algorithmes de localisation et de reconnaissance de caractères en C++- évaluation des performances de détection, dans des bases à vérité terrain connue

Application pyramide holographique

DIASI/LISA

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3340644

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

L'une des missions du Laboratoire d'Interface Sensorielle et Ambiante (LISA) est le développement d'interfaces innovantes permettant d'optimiser l'interaction multimodale entre l'homme et la machine. Afin de promouvoir ces nouvelles interfaces innovantes, le LISA souhaiterait mettre en place un démonstrateur original basé sur un moyen de projection hors du commun telle qu'une pyramide holographique . L'objectif du stage est de prendre en main la pyramide holographique mise à disposition équipée d'un système sous Linux, d'interfacer ce dispositif avec l'interface tactile à promouvoir et créer l'application permettant de mettre le mieux en valeur la technologie. Le stage se déroulera à Palaiseau sur le site de Nano-Innov au sein d'une équipe de 3 personnes pendant une durée de 6 mois. Le stage est à pourvoir dés que possible.

Évaluation et amélioration d’un moteur de recherche sémantique

DIASI/LVIC

Sciences de la Terre - Géochimie

Saclay

Région parisienne (91)

4 à 6 mois

3340636

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans le cadre du projet ANR Asfalda, le laboratoire LVIC du CEA LIST étend son moteur de recherche crosslingue AMOSE pour lui donner des capacités d'indexation et de recherche exploitant des informations sémantiques issues d'outils de Semantic Role Labeling. L'objectif premier du stage sera d'évaluer l'impact de l'intégration de la sémantique sur les résultats de recherche. Le second objectif sera d'améliorer le moteur de recherche au vu des premiers résultats d'évaluation. AMOSE est un moteur de recherche crosslingue. Il repose sur l'analyseur linguistique libre Lima [1] qui reconnaît les termes nominaux complexes (Multi Word Expressions ou MWE en anglais). Ces termes complexes repérés dans les documents et les requêtes sont utilisés pour grouper les documents résultats en classes d'équivalence en fonction des termes de la requête qu'ils contiennent. LIMA a récemment été enrichi d'un module effectuant de l'annotation en rôles sémantiques (Semantic Role Labeling) et nous sommes en train de modifier AMOSE pour indexer et utiliser dans la recherche les classes repérées et leurs rôles. Le travail du stagiaire consistera à évaluer la nouvelle version d'AMOSE sur les campagnes d'évaluation classiques (CLEF, TREC) dont le laboratoire possède les données et à rechercher quelles campagnes plus ciblées sur la recherche sémantique pourraient exister et mettre en ouvre AMOSE sur leurs données. Si une telle campagne a lieu durant le stage, le laboratoire y participera. Ces évaluations fourniront des informations permettant de mettre à jour des pistes d'amélioration. Le stagiaire les documentera et en mettra certaines en oeuvre. [1] https://github.com/aymara/lima/wiki

Détection et reconnaissance multi-vues de véhicules routiers.

LIST/DIASI/LVIC

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3340632

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

L'objectif du stage est la réalisation d'un démonstrateur logiciel de détection de véhicules et de reconnaissance de leurs poses. Ce sujet est très actif dans le domaine de la vision par ordinateur et atteint aujourd'hui un niveau de performances permettant l'intégration de cette technologie dans les véhicules intelligents. Toutefois, les contraintes de la pose (véhicules filmés sous des points de vue différents) obligent à poursuivre les efforts pour rendre cette technologie plus abordable pour une plus grande efficacité (réduction de la complexité algorithmique, robustesse, augmentation des distances de détection…). Le Laboratoire Vision et Ingénierie des Contenus est expert sur le sujet de détection d'objets, et ses technologies sont aujourd'hui intégrées dans des solutions industrielles. Ce stage a pour objectif d'améliorer les algorithmes de reconnaissance déjà existants au Laboratoire et les appliquer aux véhicules. Un premier travaille consistera à étudier les approches de l'état de l'art [1] qui s'intéressent à la détection de véhicules routiers dans les images et en particulier à la reconnaissance de leurs poses. Le stagiaire travaillera au mode de sélection des descripteurs image les plus discriminants et les moins complexes. Une autre piste d'amélioration [2] est l'exploration d'informations structurelles de la forme 3D pour focaliser les détecteurs sur les zones d'intérêt. [1] "Object Detection with Discriminatively Trained Part Based Models" P. Felzenszwalb, R. Girshick, D. McAllester, D. Ramanan. IEEE Transactions on Pattern Analysis and Machine Intelligence 2010. [2] "Detailed 3D Representations for Object Modeling and Recognition" M Zeeshan Zia, Michael Stark, Bernt Schiele, Konrad Schindler. IEEE Transactions on Pattern Analysis and Machine Intelligence 2013.

Développement d’une application tangible sur table interactive pour l’enseignement de l’optique au collège

LIST/DIASI/LISA

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3340627

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Laboratoire des Interfaces Sensorielles et Ambiantes (LISA) du CEA-LIST propose un stage de 6 mois dans le cadre du projet Tactileo (http://projet.tactileo.net/). Ce projet innovant vise à réunir les interfaces tactiles (tablettes, smartphones, tableaux numériques, tables interactives) d'une classe au sein d'un écosystème numérique et à opérer une rupture pédagogique autour de ces outils. Le LISA s'intéresse particulièrement aux interactions tactiles et tangibles sur tables interactives et à leur intérêt pour l'enseignement et l'apprentissage, notamment en physique-chimie pour le collège. Une première version permet de manipuler des objets virtuels à l'aide d'objets réels en les déplaçant sur l'écran de la table interactive pour simuler une expérience en classe.Le stage porte sur l'optimisation de l'architecture logicielle existante et sur la spécification et le développement de nouvelles fonctions pour une application de type simulateur sur le thème de l'optique. Les principales disciplines concernées sont l'informatique et les interactions homme-machine et il s'agira notamment d'aborder les points suivants : Optimisation du code existant, Prise en compte des besoins des utilisateurs finaux, Spécification de l'application en collaboration avec des ergonomes, amélioration de l'application par itérations après confrontation avec des enseignants.Le candidat sera intégré à une équipe constituée d'ingénieurs et d'ergonomes. Nous recherchons un candidat qui soit autonome et force de proposition avec de bonnes connaissances à la fois en interaction homme-machine et en programmation

Réalisation d'une IHM pour un démonstrateur pour le diagnostic filaire embarqué

DACLE/LFSE

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3339898

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

La présence de plus en plus massive des technologies dans les moyens de transport modernes implique la présence de réseaux de câbles complexes. Le vieillissement de ces câbles entraîne un risque important de défaillances liées à des défauts de connexions électriques. C'est pourquoi le CEA LIST travaille sur des solutions de diagnostic de câbles embarquées destinées à signaler ou même prédire en temps réel de telles défaillances. La méthode utilisée pour ce type de diagnostic est la réflectométrie basée sur l'injection de signaux électriques hautes fréquences. Cette méthode permet de localiser, dans un réseau, des défauts francs (court-circuit ou circuits-ouverts) ou non francs (vieillissement). Dans un réseau complexe, pour avoir une localisation univoque d'un défaut, plusieurs réflectomètres connectés à différents endroits sont nécessaires. L'objectif est de réaliser une interface graphique (IHM) capable de mettre en évidence de façon simple les résultats de localisation du défaut dans le câblage. Cette IHM s'exécutera sur une tablette Android et s'intégrera à un démonstrateur qui aura pour vocation d'être présenté à des industriels et des académiques. Le travail proposé ici consistera dans un premier temps à analyser le fonctionnement du démonstrateur, ensuite à proposer des scénarios pour la démonstration, et enfin à réaliser une IHM adaptée au problème pour l'environnement Android. Une approche de type réalité augmentée est envisageable pour rendre le démonstrateur plus agréable et interactif. Le candidat doit être dynamique et avoir des aptitudes pour le développement et l’innovation.La connaissance du VB.NET et de la programmation sur micro-contrôleur est un plus.

Implémentation massivement parallèle et distribuée sur GPUs de Deep Neural Networks.

DACLE/LFSE

Informatique - Calcul massivement parallèle

Saclay

Région parisienne (91)

6 mois

3339892

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Dans ce stage, il est proposé d'implémenter des Deep Neural Networks (DNNs) sur GPUs, dans le but d'obtenir des accélérations jusqu'à x40 par rapport à une implémentation sur CPUs. Les DNNs se développent rapidement et sont depuis peu utilisés chez Google et Facebook (voir leur programme "DeepFace"), pour la classification de données issues de leurs réseaux sociaux.Les DNNs sont aujourd'hui l'état de l'art en ce qui concerne la majorité des problèmes de classification de données, notamment en image/vidéo. Ils égalent déjà les performances humaines dans un certain nombre de taches assez complexes, telles qui la reconnaissance de caractères manuscrits (OCR), la reconnaissance de panneaux de signalisation, de piétons, ou la reconnaissance de visages. En cela, les DNNs constituent une méthode générale et générique pour la reconnaissance d'images et ne nécessitent pas l'intégration de connaissances issues d'experts humains. L'intégration de connaissance se fait par apprentissage automatique à partir d'images préalablement étiquetés.Les DNNs sont par nature massivement parallèles. Ils sont constitués de millions d'unités (les neurones) qui effectuent toujours les mêmes calculs, mais sur des données différentes à chaque fois. La plupart de ces unités n'ont pas de dépendance de donnée entre elles, si bien qu'elles peuvent toutes calculer en parallèle et en simultané. Toutefois, la phase d'apprentissage des DNNs est particulièrement lente sur un cluster de CPUs, du fait de l'importante quantité de donnée qui doit transiter entre les unités de calcul.En portant un DNN sur un ou quelques GPUs, les latences de communication sont considérablement réduites et la bande passante est augmentée, ce qui permet d'obtenir des facteurs d'accélération de x40 par rapport à un CPU. Le temps d'apprentissage peut alors passer de plusieurs jours sur un CPU à plusieurs dizaines de minutes sur un GPU, ce qui permet l'apprentissage et la reconnaissance d'objets bien plus complexes que ce qui était possible de faire auparavant en un temps raisonnable.Pour ce stage, le candidat pourra s'appuyer sur l'expertise du laboratoire sur les DNNs ainsi que sur une implémentation de référence déjà éprouvé et validée sur CPU, mais non parallèle et non GPU. Le candidat devra apporter/développer ses connaissances et compétence en programmation parallèle et GPU. Une expérience préalable du candidat en C/C++ et/ou CUDA serait appréciée. Les résultats du stage pourront faire l'objet d'une publication et la poursuite sur une thèse est envisageable.

Conversion analogique numérique à temps continu pour une radio ultra faible consommation

LETI/DACLE/LAIR

Electronique - Electricité - Electronique

Grenoble

(38)

6 mois

3339333

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Contexte:Les spécifications de la nouvelle génération des réseaux des capteurs demandent une autonomie en énergie d'une durée de 5 à 10 ans. Pour pouvoir atteindre ces spécifications, un des développements clés est la réduction de la puissance consommée par les récepteurs radios utilisées. Des résultats dans la littérature montrent qu'il est possible de concevoir des récepteurs peu consommateurs ayant une sensibilité suffisante pour l'acquisition robuste des signaux. Par contre, la majorité de ces récepteurs ne sont pas capable à faire la distinction entre un signal utile et un signal quelconque présent dans le milieu. Afin de résoudre ce problème, dans le cadre de l'équipe LAIR (Laboratoire d'Electronique et de Technologie de l'Information), nous avons développé une architecture radio basée sur une étape de filtrage en fréquence intermédiaire qui permet d'atteindre les besoins de sélectivité des réseaux de capteurs tout en gardant une consommation faible. Une première version de cette architecture de filtre IF sera envoyé en fabrication en novembre et constituera la base de ce stage. Travail demandé:Le stage déboutera sur un étude théorique des différents paramètres et sources des non idéalités qui influent sur le performances du système. Cet étude sera réalisé en parallèle sur un modèle Matlab de l'architecture ainsi que sur l'implémentation niveau transistor du circuit. Une validation en laboratoire des résultats de cet étude pourra être envisagée sous la forme de mesure sur une carte. Dans un deuxième temps, le candidat devra amener des momifications au système afin d'améliorer ses performances: la consommation / linéarité / rejection des canaux adjacents. Ces modifications peuvent êtres soit au niveau système en mettant en oeuvre une nouvelle disposition des blocs utilisées, soit au niveau circuit en optimisant le fonctionnement des blocs déjà conçus. Contact : Dominique MORCHEMail : dominique.morche@cea.frTél : 04 38 78 11 61

Outils de conversion CAO pour des capteurs industriels

DISC/LDI

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3338449

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Département Imagerie et Simulation pour le Contrôle développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel dédié à la simulation du contrôle non destructif de pièces industrielles. La configuration d'une scène de contrôle nécessite d'intervenir sur un grand nombre de paramètres, permettant de définir les différents composants (capteurs, pièce, défauts). La géométrie de ces composants est modélisée sous deux formes : par une description B-Rep OpenCascade et par une description B-Rep adaptée au modèle de calcul. L'objectif du stage est de proposer une solution de conversion automatique entre ces deux descriptions, en s'appuyant sur une analyse de la description OpenCascade. Puis de mettre en application cette conversion en modélisant de nouveaux capteurs CAO. Travail proposé :Modélisation de capteurs CAO en utilisant une description B-Rep OpenCascade.Développement et intégration d'une solution de conversion entre les deux descriptions B-Rep, en s'appuyant sur une analyse fine de la description OpenCascade. Application de cette solution aux nouveaux capteurs modélisés.

Caractérisation du diagramme de rayonnement de détecteurs THz

DOPT/SLIR/LIB

Optique - Opto-électronique

Grenoble

(38)

>= 6 Mois

3338314

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le CEA-LETI a initié le développement d'une filière d'imageurs dans le domaine Térahertz (THz) situé dans le spectre électromagnétique entre l'IR et les micro-ondes. Ce rayonnement non ionisant possède des propriétés de pénétration remarquables dans les matériaux organiques qui ouvrent la voie à de nombreuses applications dans le médical ou le contrôle non destructif. Cette technologie connait un essor rapide grâce aux développements récents de sources et d'imageurs performants.Les détecteurs conçus au département Optronique (DOPT) du CEA-LETI sont basés sur une structure innovante d'antenne à cavité diélectrique en couplage résistif avec une membrane µ-bolomètre. Le diagramme de rayonnement de ces structures est un élément dimensionnant essentiel pour la réalisation d'un système optique. Ce diagramme peut-être établi par des outils de simulations EM mais la complexité de l'empilement nécessite sa validation expérimentale.Le stage proposé vise à développer un banc de mesure de la directivité des détecteurs à antenne couplée dans le domaine THz. Il s'agira de mettre en ?uvre un système multiaxes permettant le déplacement angulaire du détecteur. Le candidat devra également dimensionner et réaliser le système optique permettant l'illumination du capteur et la mise en forme du faisceau quasi-optique de la source. Ces sources sont soient de type électronique à base de multiplicateur de fréquence ou à base de laser à cascade quantique (QCL). Il établira une méthode d'alignement à l'aide d'une tête goniométrique montée sur les platines de rotation et d'un laser HeNe, afin d'annuler la précession du détecteur. Un outil logiciel pilotant le déplacement angulaire, l'imageur, l'acquisition du signal, et délivrant en sortie le diagramme de rayonnement du composant sera développé. Enfin les données obtenues seront confrontées à des simulations EM sous HFSS ou COMSOL de la directivité des détecteurs à antennes et analysées.

Détection LiFi haut débit par imageur visible CMOS

Electronique - Electricité - Electronique numérique

Grenoble

(38)

3338312

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Au sein CEA-LETI, le laboratoire des composants pour l'éclairage (DOPT/LCE) et le laboratoire d'étude et spécification des systèmes de communication (DSIS/LESC) ont développé une solution de communication haut-débit par l'éclairage. Ce prototype a fait l'objet de démonstrations publiques lors des salon ForumLED 2013 à Paris, CES 2014 à Las Végas et Light&Buildings 2014 à Frankfurt. Ce système permet de transmettre des données à des débits supérieurs à 10 Mbps mais requiert l'utilisation d'une photodiode dédiée. Afin de permettre un déploiement rapide de cette technologie, nous souhaitons utiliser des récepteurs déjà largement diffusés auprès des utilisateurs de leurs terminaux mobiles. Nous souhaitons donc utiliser les imageurs CMOS pour faire la réception de ce signal. En partenariat avec le laboratoire des imageurs visibles (DOPT/LIV), nous souhaitons développer un protocole d'acquisition d'image spécifique qui doit permettre d'augmenter la bande passante de détection de ces capteurs dans un mode non-imageant. L'objectif de ce stage sera de mettre en oeuvre une communication entre une LED et un imageur en utilisant les paramétrages de "Rolling Shutter" et d'établir les limites de performances de cette méthode en termes de fréquence-flux-débit accessible.

Détection LiFi haut débit par imageur visible CMOS

Electronique - Electricité - Electronique numérique

Grenoble

(38)

3338188

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

En collaboration entre un laboratoire d'éclairage LCE et de commnication sans fil LESC, nous avons mis en place un système de communication sans fil par l'éclairage, souvent appelé LiFi. Notre système permet de transmettre des données à des débits supérieurs à 10 Mbps mais requiert l'utilisation d'une photodiode dédiée. Afin de permettre un déploiement rapide de cette technologie, nous souhaitons utiliser des récepteurs déjà largement diffusés auprès des utilisateurs de leurs terminaux mobiles. Nous souhaitons donc utiliser les imageurs CMOS pour faire la réception de ce signal. Au sein du laboratoire des imageurs visibles, nous développons de protocole d'acquisition d'image spécifique qui doivent permettre d'augmenter la bande passante de détection de ces capteurs dans un mode non-imageant. L'objectif de ce stage sera de mettre en oeuvre une communication entre une LED et un imageur en utilisant les paramétrages de "Rolling Shutter" et d'établir les limites de performances de cette méthode en termes de fréquence-flux-débit accessible.

Études des paramètres de gravure de matériaux III-V (cinétique, Aspect ratio, contrôle Fin d’attaque) dans réacteur de Gravure ICP-RIE, appliquées à la technologie SiliconPhotonics

DOPT/STM/LPFE

Chimie - Génie des procédés

Grenoble

(38)

3-4 mois

3337876

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Depuis quelques années, le département d'Optronique du LETI conduit des activités de RetD dans les technologies de fabrication des composants Optiques sur Silicium : Silicon-Photonics. Ces composants sont constitués de matériaux III-V reportés sur Matériau Silicium (type SOI/C-MOS), dont les fonctions ElectroOptiques commutent verticalement sur l'ensemble de ces empilements. Ces architectures 3D compactes permettent ainsi d'adresser des nouvelles fonctions Optiques sur et dans le silicium, pour des applications principalement Telecom/Datacom. Dans ce cadre d'étude, il convient de mettre au point les procédés de Fabrication de ces dispositifs hybrides, et notamment les étapes de structuration des III-V (InP-Like, AsGa-Like). Le stage se focalisera en particulier sur la thématique de gravures `sèches' des III-V réalisées à l'aide d'un réacteur à plasma type ICP (Inductively Coupled Plasma) en Chimie Chlorée et Carbonée. Une étude paramétrique devra être menée afin de dégager et d'optimiser les procédés de gravure, liés à la structuration des couches III-V sur Silicium. Ces travaux se dérouleront en Salles Blanches. Le candidat sera formé à l'utilisation du réacteur ICP, ainsi qu'à la fabrication technologique de véhicules de tests pour mener à bien ces études. Il caractérisera par ailleurs ces échantillons avec les différents outils disponibles au laboratoire (Microscope optique, MEB et profilomètre mécanique). Ce stage s'adresse à un étudiant ayant de bonnes connaissances en physique des semi-conducteurs, aux procédés de fabrications en `salles blanches' et en particulier la gravure par plasmas. Le goût pour le travail expérimental sera une des clés pour le bon déroulement du stage.

Simulation des structures optiques pour le filtrage et la détection hyperspectrale dans l'IR

DOPT/SLIR/LIIR

Optique - Optique

Grenoble

(38)

6 mois

3337764

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Département d'optique et photonique (DOPT) du Commissariat à l'Énergie Atomique et aux Énergies Alternatives (CEA Grenoble) dispose d'outils de simulation optique et de fabrication de dispositifs à l'état de l'art et, depuis quelques années, renforce sa présence dans les domaines de la nanophotonique appliquée à l'imagerie infrarouge. Le stage se déroulera au sein du laboratoire infrarouge du LETI (DOPT/SLIR/LIIR). Centre d'excellence mondial depuis les années 1980, notre laboratoire maîtrise la conception et la réalisation de prototypes industriels de caméras infrarouges. Les imageurs du LETI trouvent leur application dans le domaine de la défense mais aussi dans l'étude d'objets froids tels que les astéroïdes et les planètes, dans l'observation de gaz d'effet de serre, dans les satellites météo et l'observation de l'univers. La détection infrarouge "multicolor", c'est à dire à plusieurs longueurs d'onde en simultanée, est depuis longtemps une réalité dans le visible, grâce à des matrices de filtres qui permettent de séparer les 3 composantes fondamentales du spectre. Le LETI étudie une approche similaire, mais pour la gamme infrarouge. Des filtres infrarouges existent sur le marché, mais ils sont chers et difficilement intégrables aux caméras. Nous essayons de réaliser des filtres de nouvelle conception, performants, moins onéreux, et facilement réalisables à grande échelle. Dans le cadre de ce stage de Master, nous proposons, à l'issue d'une phase d'apprentissage des outils de calcul (LUMERICAL, Comsol, Matlab) et de mesure, d'aborder cette problématique par des simulations et des mesures adaptées. Le stagiaire travaillera dans le cadre d'une collaboration étroite entre laboratoires de recherche et industrie.

Micro et Nano système opto-mécanique

DOPT/SCOOP/LCNA

Physique - Physique

Grenoble

(38)

6 mois

3337724

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Les progrès technologiques de ces dernières années dans le domaine du micro usinage sur silicium ont permis le développement de Microsystèmes / Nanosystèmes Electro Mécaniques (M/NEMS) pour des fonctions de capteur ou d'actionneur. Les MEMS sont aujourd'hui largement utilisés dans les domaines automobiles, aéronautiques et grand public (accéléromètres, gyromètres, etc...). Les propriétés électromécaniques des NEMS dues à l'effet d'échelle permettent de viser des applications en analyse biochimique ou biomédicale. Il a été démontré que ces nano capteurs de masse (ou de force) atteignent des résolutions de l'ordre du zepto gramme (10-21g) ou du pico Newton ce qui permet d'envisager des diagnostics précoces de certains cancers et de réaliser des analyses en microbiologie. Tous ces systèmes utilisent à l'heure actuelle des moyens électriques d'actionnement et de détection. De équipes ont néanmoins démontré que la nano photonique intégrée sur silicium pouvait aussi actionner et détecter des mouvements de très faibles amplitudes (fm) de ces M/NEMS. Cette technologie hybride circuit photonique / système mécanique, offre potentiellement un gain de performance important par rapport aux moyens de transduction électrique (bande passante de lecture supérieure à plusieurs GHz, résolution inférieure au fm, large gamme dynamique…).Le stage proposé se déroulera dans le cadre d'un programme Européen (ERC). Le stagiaire travaillera en particulier en étoite collaboration avec un étudiant en thèse sur ce sujet.L'objectif de ce stage est le développement d'un modèle comportemental opto-mécanique permettant d'estimer les résolution en déplacement avec les systèmes imaginés. Par ailleurs, l'étudiant stagiaire fera des mesures optomécaniques avec le thésard sur un banc de mesure dédié.

Base des CONFIGURATIONS de CIVA : Etude du modèle commun et mise en place d’IHM pour accès à la base de données et configuration des applications Civa.

DISC/LDI

Informatique - Informatique

Saclay

Région parisienne (91)

4 à 6 mois

3337721

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Le Service Systèmes et Simulation pour le Contrôle développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel dédié à la simulation du contrôle non destructif de pièces industrielles. Ce logiciel de simulation repose sur une interface homme-machine complexe pour laquelle chaque accès aux différentes fonctionnalités est tributaire de l'historique des actions, options ou fichiers mis en ?uvre. Une base de données a été mise en place pour aider l'utilisateur à configurer Civa ou toute autre application issue d'un modèle CND (contrôle non destructif). A partir de cette base, l'utilisateur peut sélectionner un élément et ainsi paramétrer rapidement tous les matériels et fonctionnalités constitutifs d'une configuration de Civa ou autre.L'objet de ce stage consiste d'une part à continuer l'étude du modèle métier pour compléter la base de données, d'autre part à étudier différentes IHM d'accès à cette base.L'objectif final de cette étude sera d'une part de faciliter et accélérer la prise en main de Civa et des applications issues de Civa, puis à plus long terme, de proposer ou enregistrer des modèles de contrôle type pour les développeurs, testeurs ou utilisateurs finaux. Travail proposé :· Prise en main de la base de données existante :o structureo données enregistrées pour la partie `traducteur' · Suite de l'étude de comparaison des modèles existants (Impact, Civa et Matus) pour établir un modèle commun.· Compléter et modifier l'IHM de saisie existante pour prendre en compte l'évolution et la sécurité de la base.· Etude d'une IHM de configuration pour Civa, Impact…· Eventuellement étude d'une interface web pour la configuration de ces applications.· Développement

Etude et mise en place d’une solution alternative aux calculs distribués Civa sur cluster et dans le cloud.

DISC/LDI

Informatique - Informatique

Saclay

Région parisienne (91)

6 mois

3337691

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Localisé en région parisienne, sur le plateau de Saclay, le CEA LIST est un centre de recherche technologique sur les systèmes à logiciel prépondérant. En particulier, le LIST développe la plate-forme CIVA (http://www-civa.cea.fr), logiciel de simulation des CND qui s'appuie sur les travaux de recherches menés au laboratoire en modélisation tant en élasticité, en électromagnétisme qu'en rayons X.Du fait de la hausse constante des quantités de calculs nécessaires pour mener à bien des études en CND il a été développé pour Civa, à l'aide du middleware ProActive, une fonctionnalité de calculs distribués sur cluster locaux et dans le cloud. L'utilisation de ce middleware est encapsulée dans une couche d'abstraction. Le stage consistera à évaluer le remplacement de la solution actuelle par une solution technique alternative. Après la prise en main de l'existant, il s'agira de faire un tour d'horizon des solutions de remplacements. Pour celles d'entre elles que l'on sélectionnera, on effectuera des développements de maquettage. Cela permettra dans un premier temps de vérifier si la couche d'abstraction est suffisamment générique (et dans le cas contraire de l'étendre). Puis, en soumettant des calculs à un système simple (client/serveur/n?ud), on pourra procéder à des séries de mesures et tests comparatifs portant sur les temps de latence, la rapidité des transferts, la robustesse du système etc. On pourra ensuite travailler sur un cluster plus important et dans le cloud pour compléter les tests. Au final, le retour d'expérience devra concerner le plus d'aspects possibles : facilité mise en ?uvre de la solution (déploiement logiciel, gestion de l'infrastructure), qualité des outils de monitoring, qualité de la documentation, facilité de prise en main de l'API etc…

Device aware resource allocation in cellular networks: learning strategies and system level simulation

List/DIASI/LSC

Informatique - Télécommunications

Saclay

Région parisienne (91)

6 mois

3335628

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Context: Next generation cellular deployments will employ low frequency reuse factors. In this context, the resource allocation is one of the crucial mechanisms to mitigate the generated interference. Resource allocation strategies have to take into account not only local radio propagation parameters but also the decisions that are made in the neighboring area. Even if centralized approaches are able to yield near optimal strategies, they are not always feasible in practice because of a huge signalling overhead. On the other hand, distributed approaches have to cope with local information which limit their performance. A promising class of distributed approaches consists in learning the environment and to make decisions based on both local information and learning feedback. Work to be done This internship will investigate device aware resource allocation strategies in OFDMA based networks. It will focus on learning based approaches in order devise near optimal strategies that take into account the rate demand, but also the battery life and the processing capabilities of the served mobile equipments. In a first phase, the work will focus on the performance assessment of existing resource allocation strategies using theoretical derivations and system simulation tools. In a second phase it will focus on the enhancement of these approaches in order to take into account additional device related metrics. The new approaches will be implemented and validated using a system simulation framework. Prerequisites Preparation of a master degree or an engineering degree in telecommunication, signal processing - Digital communication theory, signal processing. Cellular standards knowledge and system level simulation experience will be a plus - Matlab/Octave, C,C++, Pyhton will be a plus

Réalisation d'outils pour le décodage d'exécutables

LIST/DILS/LSL

Informatique - Informatique

Saclay

Région parisienne (91)

4-6 mois

3335094

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

plus d'informations : http://sebastien.bardin.free.fr/stages.html La vérification automatique de programmes est reconnue comme l'un des grands challengesde la recherche en informatique. La plupart des techniques de vérification travaillent à partir du code source du programme, cependant il existe un besoin fort pour des outils de vérification travaillant directement à partir du code exécutable. Le projet ANR BINSEC [4] vise à construire de tels outils [1,3], et notamment une plate-forme open-source pour le décodage d'un exécutable vers le langage intermédiaire formel des DBA [2], plus simple à analyser. Le stagiaire participera au développement de la plate-forme BINSEC. Il travaillera plus particulièrement à la mise en place d'outils facilitant le décodage des exécutables vers les DBA. Les travaux attendus incluent : * la participation à la mise au point d'un langage DSL dédié à la création de décodeurs, et des outils d'analyse associés (ex : typage) ; * l'utilisation du DSL pour implanter un décodeur pour au moins une architecture parmi x86, ARM et PowerPC ; * la mise en place d'un framework de test pour s'assurer que le décodage est correct, par exemple en s'interfaçant avec QEMU. Le langage de travail sera principalement OCaml. Références : [1] Bardin, S., Herrmann, P.: OSMOSE: Automatic Structural Testing of Executables. International Journal of Software Testing, Verification and Reliability (STVR), 21(1), 2011 [2] Bardin, S., Herrmann, P., Leroux, J., Ly, O., Tabary, R., Vincent, A.: The BINCOA Framework for Binary Code Analysis. In: CAV 2011. Springer, Heidelberg (2011) [3] Bardin, S., Herrmann, P., Védrine, F.: Refinement-based CFG Reconstruction from Unstructured Programs. In: VMCAI 2011. Springer (2011) [4] http://binsec.gforge.inria.fr/

Génération de tests structurels pour des critères avancés

LIST/DILS/LSL

Informatique - Informatique

Saclay

Région parisienne (91)

4-6 mois

3335093

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

web : http://sebastien.bardin.free.fr Contexte : Le test est la méthode principale de vérification et validation du logiciel [1]. C'est une activité coûteuse dont l'un des points clés est la synthèse de données d'entrée du programme permettant de couvrir certains objectifs de test. L'exécution dynamique symbolique (DSE) [2,3] permet à partir du code source d'un programme de générer automatiquement des jeux de tests atteignant une couverture structurelle du code très élevée. Ceci permet d'envisager des procédés de test du logiciel massifs et complètement automatisés. Cependant la méthode DSE n'est utilisée pour le moment qu'avec des critères de tests assez pauvres, typiquement la couverture des branches ou des instructions du programme. Des critères plus intéressants (en terme de détection de fautes) sont par exemple les critères de mutation ou des critères logiques avancés comme MCDC [1]. Sujet : Nous développons actuellement au CEA un critère de test puissant et versatile, la couverture de labels, capable d'émuler une grande partie des autres critères de tests. Le but de ce stage est de réaliser l'intégration de ce critère au sein de l'outil PathCrawler [3] et de la plate-forme de vérification Frama-C [4]. Les travaux prévus sont les suivants : (1) concevoir et réaliser des modules d'annotation automatique de programmes, qui à partir d'un programme C et d'un critère de test connu, retourne le programme C annotés avec des labels émulant le critère voulu; (2) assurer l'interfaçage avec l'outil PathCrawler, par exemple en retournant les couvertures atteintes par les jeux de tests générés par PathCrawler ; (3) profiter des services d'analyse statique de Frama-C pour optimiser le processus de couverture des labels, par exemple en détectant des labels insatisfiables. L'étudiant devra par ailleurs évaluer son implémentation, à la fois en termes de correction des mesures obtenues et d'efficacité. Références. [1.] P. Ammann, J. Offutt. Introduction to Software Testing. 2008. [2.] P. Godefroid, N. Klarlund, K. Sen. DART : Directed Automated Random Testing. In PLDI 20 [3.] N. Williams, B. Marre, P. Mouy. On-the-Fly Generation of K-Path Tests for C Functions. In ASE 2004. [4.] http://frama-c.com/

Résolution de contraintes pour la vérification de programmes

LIST/DILS/LSL

Informatique - Informatique

Saclay

Région parisienne (91)

4-6 mois

3335091

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

plus d'informations : http://sebastien.bardin.free.fr/stages.html La vérification automatique de programmes est reconnue comme l'un des grands challenges de la recherche en informatique. Depuis une dizaine d'années, les techniques de vérification s'appuient largement sur des prouveurs automatiques pour des logiques du premier ordre (``solveurs''). Concevoir de meilleurs solveurs, en termes d'efficacité ou d'expressivité des logiques supportées, est donc à l'heure actuelle un enjeu de recherche majeur. Nous considérons ici trois théories particulièrement importantes pour la vérification : la théorie des tableaux, la théorie de l'arithmétique modulaire et la théorie des vecteurs de bits. Le but du stage sera de réaliser un solveur pour une des trois théories précitées, en se basant sur la combinaison de techniques issues de la Satisfiabilité Modulo Théorie (SMT) [4] et de la Programmation par Contraintes (CP) [3]. Notamment, nous essaierons de marier deux lignes directrices : * propagation systématique et peu coûteuse d'information de haut niveau (contraintes de domaines), dans l'esprit des approches CP ; * apprentissage dirigé par les erreurs à la SMT, pour apprendre des faits complexes. Ce stage a pour ambition d'étendre les travaux déjà réalisés au CEA sur le sujet [1,2], en s'appuyant sur les avancées réalisées dans la communauté SMT. L'étudiant pourra ainsi développer une approche originale, l'implanter et l'évaluer expérimentalement. Références: [1] Bardin, S., Gotlieb, A.: Fdcc: A combined approach for solving constraints over finite domains and arrays. In CPAIOR 2012. [2] Bardin, S., Herrmann, P., Perroud, F.: An alternative to SAT-based approaches for bit-vectors. In TACAS 2010. %Springer (2010) [3] Dechter, R.: Constraint Processing. Morgan Kaufmann Publishers, 2003. [4] Kroening, D., Strichman, O.: Decision Procedures: An Algorithmic Point of View. Springer.

Détection de Zones de Texte dans des Images et interprétations

LIST-DIASI/LVIC (Laborato

Informatique - Traitement d'image

Saclay

Région parisienne (91)

6 mois

3331009

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

Description du stage Le but du stage est de concevoir via l'analyse et le codage d'algorithmes des fonctionnalités permettant d'une part de localiser avec le maximum de fiabilité les caractères alpha numériques présentant dans des grandes collection d'images indépendamment de leurs polices de caractères, et d'autre part de tenter d'analyser le contenu de ses zones. L'objectif sera pour le stagiaire, de valider expérimentalement le bon fonctionnement des algorithmes sélectionnés. Le stagiaire devra obligatoirement maîtriser C/C++. De plus des connaissances en analyses, traitement et indexation / recherche d'images seront demandées. Contenu technique du stage L'objectif du stage consiste à réaliser un procédé de détection de zone de texte dans les images. • Etude rapide de l'état de l'art existant sur cette problématique.• La prise en main des codes sources d'analyse d'images.• Choix des algorithmes a coder.• Tests sur de grandes collection d'images (ou vidéo)• Optimisation de code Site du laboratoire: http://www.kalisteo.fr/ (piria)

Voir toutes nos offres