Nos Stages par théme
Résultats / Travaux
Pour avoir une vision globale des actions de ressourcement menées à la DRT, vous pouvez télécharger les documents ici.
Electronique - Electricité >> Microélectronique
6 propositions.
Portage d'applications sur une architecture multiprocesseurs sur puce et validation sur démonstrateur silicium
Rattaché au département conception du CEA-LETI, le LISAN (Laboratoire Intégration Silicium et Architecture Numérique) développe et conçoit des systèmes sur puces (SoC) innovants à base d'architectures multiprocesseurs intégrant des réseaux de communication (NoC) distribué.L'objectif de ce stage est de travailler sur une nouvelle architecture appelée GENEPY développée au LISAN. GENEPY intègre 4 clusters composés chacun de 2 processeurs de traitement du signal (DSP) et d'un processeur de contrôle (MIPS). Les 4 clusters sont connectés en réseau et incluent de la mémoire embarquée pour le stockage des données et des programmes de traitement.Le stagiaire devra dans un premier temps prendre en main l'environnement de simulation et la chaîne d'outils de programmation. Par la suite, le stage aura pour objectif de porter des applications sur l'architecture et valider les performances obtenues. Cette validation se fera en simulation mais également sur des cartes de prototypage intégrant le circuit GENEPY. La mise en place de moyens d'instrumentation de la carte, le développement de logiciel embarqué fera également partie des activités réalisées durant ce stage.Le stage se déroulera dans les locaux de MINATEC (Grenoble).Mots clés: Modélisation et simulation d'architecture numérique, évaluation et validation de performance, applications embarquées distribuées.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Intégration et étude de mémoires résistives 3D pour application haute densité
Cadre du stage/Internship framework:Afin de surmonter les limites en termes de miniaturisation, consommation électrique et complexité de fabrication des technologies mémoires non-volatiles à grille flottante (mémoires FLASH), l'industrie des semi-conducteurs évalue actuellement plusieurs solutions alternatives. Parmi celles-ci, les mémoires résistives (RRAM), qui reposent sur le principe de modification de la résistivité d'un électrolyte par formation réversible d'un filament conducteur, semblent être les plus prometteuses [1-2]. L'attractivité de cette technologie innovante vient d'une part de la simplicité de sa structure à deux terminaux et d'autre part de ses excellentes performances électriques en termes de consommation électrique, vitesse d'écriture/effacement et perspectives en vue de nouvelles applications. L'intégration et l'agencement de ces mémoires en architecture tridimensionnelle (3D) est également à l'étude afin de réduire les coûts d'intégration et d'adresser des densités supérieures au Térabit [3-4]. Cependant d'importants challenges technologiques doivent être relevés afin de réaliser de telles structures : adressage des cellules, dispositif de sélection, confinement du matériau résistif, utilisation de méthodes de dépôt conformes (ALD, CVD)… Travail demandé/Work description :Durant ce stage, une étude des structures mémoire 3D présentées dans la littérature sera réalisée, afin d'identifier les différentes architectures existantes, les difficultés de réalisation ainsi que les solutions actuellement envisagées. A partir de cette étude, des architectures originales pourront être proposées. Un layout de ces architectures sera dessiné en collaboration avec le laboratoire de design afin de réaliser un nouveau jeu de réticule, nécessaire à la fabrication de mémoires 3D. Des flows d'intégration seront mis au point et analysés afin d'identifier les étapes critiques de la fabrication des mémoires 3D. Ceci se fera en étroite collaboration avec les experts technologiques du LETI. De plus des dispositifs mémoire de référence en architecture planaires employant des matériaux compatibles à l'intégration 3D seront étudiés. Une caractérisation électrique détaillée de ces dispositifs (programmation, rétention, fiabilité) permettra de sélectionner les meilleurs empilements mémoire pour application 3D. Le candidat devra ainsi interagir avec les membres des équipes RRAM (intégration, caractérisation, modélisation et simulations) ainsi que les experts en procédé (dépôt, gravure…). Références[1] M.-J. Lee et al., “A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5-x/TaO2-x bilayer structures”, Nature Materials, NMAT3070, pp.625-630, 2011. [2] M. Koziki et al., “Nanoscale Memory Elements Based on Solid-State Electrolytes”, Transactions on Nanotechnology, vol.4, no.3, 2005. [3] I. G. Baek et al., « Realization of Vertical Resistive Memory (VRRAM) using cost effective 3D Process », proc. of IEDM 2011. [4] H.-Y. Chen et al., « HfOx Based Vertical RRAM for Cost-Effective 3D Cross-Point Architecture without Cell Selector », proc. of IEDM 2012. Cadre du stage et environnement scientifiqueLe Département des Composants Silicium (DCOS) du LETI du CEA-Grenoble, au sein de MINATEC (campus d'innovation unique en Europe et au meilleur rang international dans le domaine des micro et nanotechnologies), est fortement impliqué dans le développement technologique de mémoires avancées avec des architectures alternatives, en collaboration avec les industriels leaders des circuits intégrés (http://www.minatec.com/minatec/minatec-campus-innovation-en-micro-nanotechnologies). Le stage proposé se déroulera dans le laboratoire des Technologies des Mémoires Avancées ; laboratoire de filière. Ainsi le candidat bénéficiera de l'environnement exceptionnel qu'offre le CEA-LETI MINATEC et occupera une place centrale dans l'élaboration et la compréhension de ces dispositifs alternatifs. http://www-leti.cea.fr/ Responsable du sujet : Nom Prénom : MOLAS GabrielN° de téléphone : 04 38 78 92 56e-mail : gabriel.molas@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Création d'un PDK générique pour les technologies "photonique sur silicium"
Cadre du stage :Installé au c?ur d'un environnement scientifique, industriel et universitaire très riche, le CEA Grenoble consacre l'essentiel de ses recherches au développement des nouvelles technologies, dans les domaines de l'énergie, de la santé, de l'information et de la communication. Des batteries électriques aux nanotechnologies en passant par les matériaux et les biotechnologies, le CEA Grenoble est à la pointe de la recherche technologique et participe activement au transfert de ces connaissances vers l'industrie. Au c?ur du Campus d'innovation MINATEC, le Leti est un centre de recherche appliquée en microélectronique et en technologies de l'information et de la santé. Interface privilégiée du monde industriel et de la recherche académique, il assure chaque année le développement et le transfert de technologies innovantes dans des secteurs variés. Au sein du Leti, le département DCOS (Composants Silicium) regroupe plusieurs laboratoires tels que le LMDK (Layout Mask Design Kit) qui est en charge de promouvoir les technologies émergentes du Léti (SOI, 3D, MEMS, Photonique,…) à travers le layout des masques ainsi que le développement de Design Kits. Travail demandé :La filière photonique est en plein essor dans le monde des micro et nano technologies. De nombreux projets et collaborations sont en cours au LETI sur cette thématique. Il est à présent nécessaire d'apporter une réponse adaptée aux besoins spécifiques de cette technologie en matière d'environnement de conception (composants, modèles, simulation et co-simulation électro-optique, layout, dataprep, etc.). Le principal objectif de ce stage sera donc de développer un Design Kit pour la photonique sur silicium. Un Design Kit contient un ensemble de données correspondant à une technologie où plusieurs outils de CAO sont utilisés et doivent communiquer entre eux. Le coeur de la plate-forme ciblée sera Cadence mais une étude sera également menée sur les autres outils CAD dédiés à la photonique (PhoeniX, RSoft, etc.). Les particularités de la photonique nécessites d'être prises en compte à tous les niveaux du flot de conception : gestion des modèles, simulation, règles de dessin pour l'implémentation physique (layout), génération du dummies, etc. Il sera donc important de d'interagir avec les opticiens et technologues en photonique afin de retranscrire au mieux leurs impératifs. L'intérêt de ce stage réside dans la dynamique qui porte aujourd'hui cette thématique et la participation à l'établissement de nouveaux standards dans le flot de conception photonique. http://www-leti.cea.fr/ Responsable du sujet : Gays Fabien :N° de téléphone : 04 38 78 22 66e-mail : fabien.gays@cea.fr
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
Développement d'architecture et circuit intégré pour capteur d'image permettant de mettre en oeuvre l'acquisition compressée.
Ce stage consistera à valider des architectures très innovantes exploitant la représentation parcimonieuse des images. Cette méthode est extrêmement récente dans le domaine de l'électronique et semble être très prometteuse. L'acquisition compressée (ou compressive sensing) est un nouveau domaine d'étude mathématique du traitement du signal. Théoriquement, ce paradigme permet de réaliser des imageurs avec des performances encore jamais atteintes jusque là. Il s'agira aussi de concevoir les schémas électriques et d'optimiser par simulation les performances de ces architectures (bruit, vitesse, efficacité). Ce stage sera très formateur en électronique analogique et mixte. Des notions d'électronique de très bas bruit et de basse consommation seront largement mises en jeu. De solides notions en traitement du signal seront aussi nécessaires, selon le profil du candidat. Le candidat devra faire preuve d'un goût affirmé pour l'électronique intégré et mixte, pour le traitement du signal appliqué en électronique, et pour la créativité. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
architecture et algorithme pour circuit de nouvelle génération en imagerie infra-rouge
Dans le cadre de la réalisation d'un capteur d'image infra-rouge de nouvelle génération, des n?uds de calculs et de traitement d'image ont été intégrés au plus près des pixels. Il s'agira dans ce stage d'utiliser ces n?uds de calculs et de développer et d'optimiser les algorithmes qui seront embarqués directement dans le capteur. Développement VHDL pour FPGA, compilation assembleur spécifique pour calculateur distribué intégré dans un capteur d'image infra-rouge. Résultats du développement soumis au test sur des images infra-rouge. Optimisation, des algorithmes de traitement d'image. Ce stage s'adresse à des candidats motivés par les technologies de conception de circuit intégrés très avancés. Il permet d'avoir une expérience très complète sur les aspects circuits intégrés et justement le lien essentiel entre le software et l'hardware, il permet d'expérimenter le co-design et d'ouvrir idéalement les portes de l'optimisation des contraintes de performance à savoir: consommation de puissance, efficacité de traitement, sensibilité, niveau de bruit. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr
développement d'une architecture et circuit intégré de convertisseur analogique-numérique adaptatif à son environnement et utilisation
Ce stage consistera à valider des architectures très innovantes de convertisseurs analogique-numérique adaptatifs à leur environnement. Il s'agira aussi de concevoir les schémas électriques et d'optimiser par simulation les performances de résolution, de bruit, de vitesse. Ce stage sera très formateur en électronique analogique et mixte, les notions électroniques de très bas bruit et de basse consommation seront largement mise en jeux.Le candidat devra faire preuve d'un goût affirmé pour l'analogique intégré et mixte, le traitement du signal appliqué en électronique, et pour la créativité. Ce sujet de stage, selon la motivation du candidat peut conduire à une thèse de 3 ans dans un environnement high-tech de compétition internationale. Nous recherchons des candidats très motivés ayant un parcours d'excellence pour lequel nous allons investir un temps important de formation dans l'apprentissage des métiers de la recherche technologique. CEA-LETI: le Laboratoire d'Electronique et des Technologies de l'Information possède un nombre considérable de savoir-faire, d'équipement et de personnel (environ 1600 personnes parmi lesquelles 1000 permanents CEA). Le LETI est l'un des grands laboratoires européens qui travaille dans de très larges domaines d'application. Les principales activités du LETI sont l'électronique, la microélectronique, les microsystèmes et l'optoélectronique. Son rôle est principalement d'améliorer la compétitivité de ses partenaires industriels en créant de l'innovation technologique dans les domaines de la microélectronique et de l'électronique. Plus particulièrement, le Laboratoire d'accueil: Conception circuit Intégrés Intelligent pour l'Image (L3I) mène une activité de recherche et développement dans le domaine de la conception de circuits de lecture pour l'imagerie infrarouge, visible ou à rayons X. Les imageurs bénéficient actuellement de l'évolution des technologies CMOS où l'intégration de fonctions complexes dans les pixels est maintenant possible. Dans ce contexte, le L3I réalise, en avance de phase vis-à-vis de l'industrie, des circuits contenant de tels pixels. Aussi les travaux sont valorisés par des brevets et des publications de rang international, et un transfert continu vers l'industrie se réalise. Le stagiaire sera également sollicité dans cette direction.
Voir le résumé de l'offreCEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr