Direction scientifique
Transfert de connaissances vers l'industrie

Programme de stages

Composants et équipements électroniques >> Composants et équipements électroniques
54 proposition(s).

Le stage vise à qualifier les aspects magnétiques, électriques, et thermiques de noyaux de transformateurs innovants.

DTNM

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

SUPELEC , ENSE3

7641

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : marc.bohnke@cea.fr

  Le Laboratoire des Matériaux et Composants Magnétiques de l’institut LITEN, situé au CEA de Grenoble est une unité d’une dizaine de personnes spécialisée dans la mise en œuvre de matériaux magnétiques par différentes techniques (PIM, fabrication additive), la simulation électromagnétique, la conception de composants magnétiques innovants pour diverses applications (chargeurs, convertisseurs, capteurs, moteurs, …). Ce laboratoire est à la frontière du monde des matériaux inorganiques, de l’ingénierie des procédés, et de l’électronique. Pour répondre à une demande croissante de miniaturisation des convertisseurs de puissance, le LMCM développe des noyaux de transformateurs ultra compacts qui nécessitent d’être caractérisés pour pouvoir être optimisés ; le/la candidat(e) aura en charge la qualification complète du noyau, d’abord sur banc de test qu’il aura en charge de développer et de fiabiliser, puis en situation dans le convertisseur final. Il/Elle sera un référent technique dans le domaine de l’électronique / électronique de puissance pour le laboratoire Le/la candidat(e) établira un rapport complet mettant en lumière les performances magnétiques, électriques, thermiques du composant, et définira les axes d’améliorations si besoin. Adaptable, personne de terrain et bon communicant, il/elle sera en interaction forte avec les référents techniques et les chefs de projets du laboratoire, ainsi qu’avec certaines équipes du LETI. Pour postuler, merci d'envoyer CV + LM à : marc.bohnke@cea.fr

Interaction gestuelle avec des capteurs de proximité

DIASI

Composants et équipements électroniques - Composants et équipements électroniques

Saclay

Ile de France

6 mois

7589

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : sabrina.paneels@cea.fr

Le Laboratoire des interfaces sensorielles et ambiantes concentre ses recherches sur le développement de nouvelles interfaces et de nouvelles interactions homme-machine. Grâce à une équipe multidisciplinaire combinant des compétences en mécanique, mécatronique, acoustique, informatique, ergonomie de conception et psychologie, le laboratoire couvre l'ensemble du cycle de conception, de l'élicitation des besoins à la construction de prototypes et leurs évaluations itératives. Dans ce cadre, un dispositif combinant des capteurs de proximité a été développé. Le stage consiste à développer un démonstrateur interactif avec ce dispositif. Après un bref état de l'art dans le domaine et sur les usages possibles d'un tel dispositif, l'objectif sera d'identifier des cas d'usages intéressants et pertinents pour cette technologie, puis de développer les différentes briques logicielles et algorithmiques pour la reconnaissance du geste et son association à des interactions.

Développement de surfaces piézo-résistives pour l'interaction homme-machine

DIASI

Composants et équipements électroniques - Composants et équipements électroniques

Saclay

Ile de France

6 mois

7587

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : Pierre-Henri.OREFICE @cea.fr

L'expertise du laboratoire des interfaces sensorielles et ambiantes se situe sur l'intégration de capteurs et d'actionneurs pour le développement de nouvelles interfaces et de nouvelles interactions homme-machine. Grâce à une équipe multidisciplinaire combinant des compétences en mécanique, mécatronique, acoustique, informatique, ergonomie de conception et psychologie, le laboratoire couvre l'ensemble du cycle de conception, de l'élicitation des besoins, à la construction de prototypes et leurs évaluations itératives. Le stage consiste à mettre en évidence et à lever les verrous concernant la mesure et la localisation de la pression exercée par un individu sur une surface, en utilisant la technologie piézo-résistive. Une telle surface piézo-sensible pourrait être déformable: souple et étirable. Après un état de l'art sur la technologie piézo-résistive, l'objectif sera de caractériser les performances de cellules piézo-résistives, en utilisant plusieurs matériaux et géométries. Une seconde étape sera d'intégrer ces cellules dans une matrice tout en cherchant à éliminer les artefacts qui pourraient apparaître. Enfin, l'étude d'une autre architecture pourrait être réalisée, en utilisant le principe de Tomographie d’Impédance Électrique pour une mesure spatialement continue de la pression. De nombreux prototypes et expérimentations devront être réalisées tout au long du stage.

Onduleur à base de modules photovoltaïques commutés maximisant la puissance

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7567

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : ghislain.despesse@cea.fr

Le stage se basera sur le principe de cette architecture à base de modules photovoltaïques commutées, il s’agit de pouvoir dynamiquement ajouter/supprimer électriquement des modules d’une mise en série pour générer en sortie la tension souhaitée. Ce principe a déjà été évalué et testé dans le cas de la gestion de batteries et a montré de nombreux intérêts : commutation de faibles tensions (réduction drastique pertes par commutations), flexibilité accru (le courant moyen extrait de chaque module peut-être très différent, des modules peuvent être rajoutés/retirés), permet la continuité de service en cas d’un élément défaillant… Nous souhaitons, au travers de ce stage, étendre ce principe au cas de la production photovoltaïque avec toutes les spécificités associées : la source photovoltaïque est plutôt une source de courant que de tension et l’optimisation du fonctionnement d’un module impose que le courant qui lui est extrait le place dans un mode d’extraction maximum d’énergie (MPPT : Maximum Power Point Tracking), ce point optimal étant différent pour chaque module au vu des salissures, de l’orientation, des défauts, des ombrages… Par ailleurs, toute déconnexion longue du module conduit naturellement sa tension à s’éloigner de ce point de fonctionnement optimal, il faut donc déterminer une stratégie pour ramener le système vers son point de fonctionnement optimal et ensuite pour le maintenir à ce point de fonctionnement. Cette optimisation du fonctionnement de chaque module doit se faire tout en suivant en même temps et en temps réel la tension secteur au niveau de la sortie du système. La puissance globale de sortie doit, en temps réel, être la somme des puissances optimale de chaque module, de façon à pouvoir les maintenir à leur point de fonctionnement optimal même s’ils sont hétérogènes.

Convertisseur VHF intégrant des composants passifs innovants

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7563

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : sebastien.carcouet@cea.fr

La densité de puissance et les temps de réponse sont des critères  importants de performance dans les convertisseurs de puissance DC-DC. Des fréquences de commutation plus élevées permettent l'utilisation de composants passifs plus petits en valeur, en taille et en poids En effet, plus la fréquence est élevée, moindre est l’énergie stockée et échangée par cycle, moindre est le volume de l’inductance et/ou de la capacité et plus la densité de puissance du convertisseur est élevé.   Par ailleurs, une fréquence de commutation élevée permet une réponse plus rapide aux changements de condition de fonctionnement (temps de réponse). Cependant, lorsque les convertisseurs opèrent à plus de 30MHz, les structures utilisées communément, mêmes les structures résonnantes classiques, ne sont plus adaptées, même via un pilotage à zéro de tension  (ZVS : Zéro Voltage Switching). C’est la raison pour laquelle, une nouvelle topologie d’onduleur, en rupture avec les topologies à cellule de commutation (ex : le bras d’onduleur) est envisagée. L’objectif du stage est de démarrer la réalisation un convertisseur DC/DC d’une dizaine de watt à très haute fréquence avec des matériaux possédant des propriétés piézoélectriques et présentant de faibles pertes (facteur de qualité élevé). Le stage comportera les tâches suivantes : - Une analyse de l’état de l’art. - L’identification et la caractérisation des composants piézoélectriques pertinents. - La simulation de la topologie envisagée (puissance et contrôle). - Le dimensionnement, la réalisation et le test d’une maquette préliminaire.

Experimental validation and optimization of 5G mmWave localization algorithms H/F

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Last year in engineering school or Master 2

7472

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : benoit.denis@cea.fr

Wireless localization has been identified as a key intrinsic feature of future 5G communications in the millimeter wave domain above 25GHz (mmWave). While operating in these frequency bands, highly directional antenna systems are used so as to achieve better transmission ranges. The location information is thus helpful to ease radio access with respect to local base stations (e.g., by enabling faster or adaptive location-based beam selection and beam alignment) or even to dynamically track multiple mobile users. Besides contributing to optimize wireless communications, the localization functionality is also of the highest importance for specific applications explicitly claimed by 5G, such as autonomous driving. In this context, advanced estimation algorithms have been developed for the last past months, aiming at retrieving relevant location-dependent radio parameters, such as signal’s Angle of Arrival / Angle of Departure / Delay, etc..., over both uplinks and downlinks. Ultimately, these variables can be used to infer the positions and the orientations of mobile users with respect to their local serving base stations. Other recent research contributions also aim at optimizing Beam Forming and resources allocation on the transmitter side for the sake of improving localization performances, while minimizing the footprint onto data communications (in terms of data rate, latency, coverage, etc.). However, most of these contributions still make quite optimistic assumptions regarding propagation channel and/or hardware limitations/impairments. In the frame of the proposed internship, we aim at an experimental proof-of-concept of these mmWave localization functionalities, relying on real antenna systems developed at CEA-Leti at 26GHz, as well as on a dedicated channel sounder. The corresponding work plan can be split into the following tasks: - Bibliographical studies (e.g., mmWave technology, wireless localization, estimation theory…); - Adaptation and simulation-based validations of existing single-link channel estimation algorithms, while accounting for realistic propagation/hardware impairments (Matlab); - Participation to the specification and realization of a localization-oriented measurement campaign in controlled scenarios, based on a real integrated mmWave antenna system and a suitable channel sounder ; - Final offline validations of the adapted localization algorithms based on the previous experimental data (Matlab). This work will be conducted in parallel of PhD investigations currently carried out in the hosting lab on a related research topic.

Évaluation des solutions de communication entre véhicules (V2X) H/F

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7470

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : valerian.mannoni@cea.fr

L'adoption des véhicules électriques et l'introduction progressive de mécanismes de conduite autonome apportent des transformations importantes à l'automobile. La communication entre les véhicules et de véhicules aux infrastructures devrait prendre une part importante à ces transformations. Deux grandes technologies ont été identifiées dans ce domaine : (i) une première issue du WiFi, appelée ITS-G5 / IEEE WAVE / DSRC, (ii) une autre issue du cellulaire (3GPP), évolution du LTE et appelée C-V2X. L'objectif de ce stage est de comparer techniquement ces deux technologies (couche physique/radio, couche MAC). Ce stage pourra alors se dérouler comme suit: 1. Les technologies de communication seront étudiées et analysées via un état de l'art des solutions ITS-G5 et C-V2X (couches physiques PHY et protocolaires MAC) 2. Une évaluation des performances des deux standards à travers des simulations des deux chaînes de communication sera conduite (Critères d'évaluation: BER (taux d'erreur binaire), PDR (rapport de livraison de paquet), latence…). Les chaînes de simulation seront à développer sous Matlab. Cette analyse de la qualité de la liaison de donnée sera associée à des scénarios de mobilité (croisement en ville, ralentissement sur autoroute, ...) simulés via un environnement de simulation de type SUMO ("Simulation of Urban MObility").

Estimation de canal dynamique pour une couche physique Turbo-FSK H/F

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7468

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : francois.dehmas@cea.fr

Contexte: Les réseaux longue portée et basse consommation (LPWA) vont représenter une part importante de l'internet des objets (IoT) actuel et à venir. En comparaison des couches physiques LPWA existantes (LoRa, Sigfox, NB-IoT...), la TurboFSK proposée par le CEA [1] permet à la fois d'avoir une enveloppe constante (pour limiter la consommation de l'émetteur) et d'être efficace énergétiquement en s'approchant de la limite de Shannon. Afin de conserver cette efficacité énergétique, même avec des paquets courts, la signalisation nécessaire à la synchronisation et l'estimation de canal doit être limitée bien que le rapport signal à bruit (SNR) puisse être très faible. Une première étude [2] a été réalisée avec un canal statique proposant une signalisation et les algorithmes d'estimation associés. Le but du stage sera d'étudier le cas d'un canal dynamique. Le stage se déroulera dans un laboratoire spécialisé dans les communications pour l'IoT.   Travail demandé: Lors de ce stage, on étudiera les techniques d'estimation de canal à faible SNR en canal dynamique. - Etat de l'art sur l'estimation de canal dynamique (dont 2D-LMMSE et ses dérivés) - Comparaison des différentes techniques (complexité, performances) et choix de celles à approfondir - Simulations Matlab pour évaluation des performances, optimisation des algorithmes et des pilotes - Rédaction d'un rapport     Références: [1] Y. Roth, J. Doré, L. Ros, and V. Berg, "Turbo-FSK: A new uplink scheme for low power wide area networks," in 2015 IEEE 16th International Workshop on Signal Processing Advances in Wireless Communications (SPAWC), June 2015, pp. 81-85. [2] F. Dehmas, V. Mannoni and V. Berg, "Turbo-Fsk,a Physical Layer for LPWA: Synchronization and Channel Estimation," 2018 European Conference on Networks and Communications (EuCNC), Ljubljana, Slovenia, 2018, pp. 1-5.

Estimation de temps d'arrivée en environnement multi-trajet pour systèmes LPWAN/IoT H/F

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7466

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : sebastien.derivaz@cea.fr

Une nouvelle génération de modules radio longue portée et basse consommation appelée Low Power Wide Area Network, LPWAN fait partie de l'Internet des Objets (IoT). L'accès à l'information de position sur ces modules radio sans l'utilisation d'un système de positionnement par satellites (Global Navigation Satellite System, GNSS) permet de nouvelles applications et une gestion de réseau améliorée dans le respect notamment du besoin de basse consommation et de bas coût. Obtenir des métriques (par exemple : temps d'arrivé, ToA) pour la localisation précise pose un défi à cause des limitations du matériel (par exemple : bande passante limitée) et de l'effet du canal de propagation [1]. Le stage proposé a pour objectif d'étudier les stratégies de détection avancées de temps d'arrivée en environnement multi-trajet afin de contribuer à l'évolution de nouveaux systèmes LPWAN/IoT plus performants. Sujet : La mesure de distance avec signaux radio peut être basée sur le principe de mesurer le temps de vol du signal transmis. La détection des temps d'arrivée peut se faire par corrélation entre signal reçu et signal transmis en canal ligne de vue directe. Dans ce stage, des stratégies de détection avancées (algorithmes haute résolution, MRC, MMSE) offrant des meilleures performances en environnement multi-trajets seront étudiées. L'étude se déroulera autour de deux tâches, d'une part de « simulation », portant sur la modélisation des environnements multi-trajets, les stratégies de détection et la simulation des performances. D’autre part, de « caractérisation » qui a pour objectif d'appliquer les algorithmes retenus sur signaux réels avec une radio logicielle et de caractériser des solutions de ranging du commerce (SEMTECH SX1280) [2]. Les résultats obtenus pourront être valorisés dans une publication scientifique. Travail demandé : 1) Synthétiser l'état de l'art sur les stratégies de détection et l'extraction des métriques de ranging en environnement multi-trajet 2) Analyser et sélectionner des stratégies de détection adaptées aux contraintes système 3) Développer les algorithmes de traitement de signal mettant en œuvre les stratégies retenues et les tester par des simulations numériques. Evaluer les performances associées 4) Mener des campagnes de mesure, à la fois sur le matériel « radio logicielle » fonctionnel du laboratoire et sur une solution du commerce de référence: 5) Participer à l'écriture d'une communication scientifique en fonction des résultats obtenus Références bibliographiques [1] Link Labs, “LoRa Localization”, https://www:link-labs:com/blog/lora-localization, 2016. [2] Semtech, “Introduction to Ranging with the SX1280 Transceiver”, https://www.semtech.com/uploads/documents/introduction_to_ranging_sx1280.pdf , 2017.

Stagiaire - conception analogique de circuits intégrés H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7406

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : gwenael.bechet@cea.fr

Contexte : Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire LGECA a une expertise reconnue en conception de circuits intégrés pour la conversion de l’énergie ultra-intégrée, faible puissance et basse tension. les interfaces pour les capteurs et actionneurs Travail Demandé : Avec la dissémination et l’expansion continue de l’IoT (Internet of Things) et des CPS (Cyber-Physical Systems), les interfaces homme-machine et machine-machine nécessitent des systèmes de capteurs de plus en plus sophistiqués embarquant toujours plus d’intelligence dans leur front-end électronique. Dans ce contexte les matrices de capteurs ultrasoniques en technologie MEMS proposent des solutions complémentaires aux capteurs électromagnétiques pour la détection et localisation [1], la reconnaissance de geste [2] ou encore la détection de signaux de commande de sortie de veille [3]. Pour la majeure partie des applications, ces capteurs résonants opèrent en émission/réception (TX/RX) et nécessitent de recouvrer un état de repos entre ces deux phases afin d’éviter la perte d’information par recouvrement de signaux. Le but du stage est de réaliser un système électronique intégré analogique-mixte dédié à l’amortissement électromécanique de transducteurs ultrasoniques à actionnement piézoélectrique (PMUT). Dans le but d’aboutir à un amortissement optimisé malgré une gamme étendue de caractéristiques de transducteurs, le système électronique à concevoir pourra être assisté par un contrôle numérique automatique en gain et en phase. Le stagiaire prendra en main et mettra en œuvre les différentes étapes d’un flot de conception d’interface capteur analogique et mixte : Étude et la modélisation analytique du système à concevoir Définition d’une architecture électronique intégrée Conception et validation dans un environnement mixte Prise en compte de la testabilité et des protections ESD (electrostatic discharge)

Stagiaire - Etude de circuits intégrés pour la récupération d'énergie vibratoire H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7405

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : gael.pillonnet@cea.fr

Contexte : Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire LGECA a une expertise reconnue en conception de circuits intégrés pour la conversion de l’énergie ultra-intégrée, faible puissance et basse tension. L’équipe a développé plusieurs convertisseurs d’énergie miniatures innovants dans des environnements fortement contraints (forte intégration, technologie submicronique, cryogénique, haute température, plage de puissance nanométrique…). Travail Demandé : Cette compétence est aujourd’hui particulièrement sollicitée par nombreuses entreprises pour améliorer l’autonomie des systèmes (tel que les capteurs massivement distribués et oubliés dans l’environnement), en particulier par la récupération d’énergie ambiante tels que les vibrations et chocs mécaniques. Le laboratoire LGECA a été amené à développer plusieurs circuits d’interface pour la récupération d’énergie vibratoire par transduction piézoélectrique et électrodynamique en bénéficiant d’un fonctionnement à la résonance. L’équipe de recherche a besoin d’effectuer une campagne de caractérisation de ces circuits, de corréler à des simulations circuits et de mettre en place des contrôles de paramètres de régulation des transferts électromécaniques. Le stagiaire interviendra sur l’ensemble de ces missions. Il pourra également proposer de nouvelles pistes pour préparer le développement de la nouvelle génération de circuits d’interface. Dans le cadre de sa formation, il sera suivi dans sa conception par un concepteur analogicien expérimenté et un thésard en fin de cursus. Ce stage pourra se poursuivre en thèse sur un sujet connexe. Dans le contexte de l’amélioration des performances énergétiques des micro-alimentations, vous aurez à réaliser les blocs d’alimentation en technologie microélectronique CMOS submicronique. Votre travail se décomposera en plusieurs étapes couvrant les compétences demandées à un chercheur: - Synthèse de l’état de l’art sur les interfaces de récupération d’énergie, - Formation sur les travaux déjà réalisés sur le sujet par l’équipe, - Simulation comportementales des performances des circuits déjà réalisés, - Caractérisation des circuits et de l’ensemble de la chaîne (récupérateur compris), - Etude de la sensibilité des paramètres sur la plage de récupération, - En fonction des mesures, proposition de nouvelles architectures de circuits intégrés, - Dimensionnement d’une nouvelle version (en fonction de l’avancement), - Participation aux réunions de projet, - Publications scientifiques (en fonction des résultats).

Stagiaire -Conception d'alimentations très faible bruit H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7404

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : Renaud.Mourot@cea.fr

Travail Demandé : Ce stage porte sur la conception de schéma d’alimentations très faible bruit, intégrables sur des cartes de test et se décomposera en 3 parties : Conception et réalisation de schémas de test permettant des mesures très faible bruit sur la bande 0-100 kHz Conception et réalisation de schéma d’alimentations très faible bruit Conception et réalisation de la partie contrôle du montage d’alimentation choisi (via connecteur RS232/USB ou PXI) Pour chacune de ces étapes, le candidat réalisera des simulations, des prototypes et des mesures sur ces derniers afin de valider son travail.

Stagiaire - Etude d'architecture RF pour capteur glycémique non invasif H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7403

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : cedric.dehos@cea.fr

Contexte : Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire LAIR développe depuis plus de 10 ans des circuits intégrés radiofréquences en bande millimétrique (30-300GHz) pour des applications de communication à haut débit sans fil, radar ou imagerie. Ces fréquences très élevées semblent être aussi intéressantes pour de nouvelles applications dans le domaine médical. En outre de récentes recherches tendent à montrer qu’une onde millimétrique est transmise ou réfléchie variablement selon la concentration en sucre présent dans les tissus interstitiels de la peau. Cette caractéristique permettrait d’envisager des capteurs de glycémie non invasifs, basé sur un circuit intégré effectuant une mesure radio à distance, plutôt que sur un prélèvement sanguin. Ce type de capteur pourrait être utilisé pour la mesure en continue de la glycémie de diabétiques de type 1, ou plus largement dans les dispositifs électroniques de suivi de l’activité sportive. Travail Demandé : Une étude bibliographique sera tout d’abord menée sur les différents types de capteurs de glycémie, et une attention plus particulière sera apportée aux mesures indirectes par radiofréquence. Une phase d’expérimentation sur des solutions ou géloses sucrées (mesure de paramètres S et permittivités en transmission et/ou réflexion, mesure de réponse impulsionnelle, etc) permettra ensuite de cibler les fréquences d’intérêts, définir une métrique de mesure et d’évaluer la sensibilité de cette métrique à la variation de glycémie. Le candidat pourra alors proposer une architecture de circuit intégré radiofréquence permettant de produire cette mesure. Cette architecture sera dimensionnée à l’issu d’une étude système et la faisabilité de sa conception sera étudiée par rapport à l’état de l’art. Si le temps le permet une plateforme de mesure pourra être mise en place comme preuve de concept avec des équipements de laboratoire.

Stagiaire - conception analogique RF H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7402

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : michael.pelissier@cea.fr

Contexte : Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire LAIR développe depuis plus de 10 ans des circuits intégrés radiofréquences en bande millimétrique (30-300GHz) pour des applications de communication à haut débit sans fil, radar ou imagerie. Dans le domaine des communications radiofréquences 5G, la surface intégrée du système radio ainsi que son autonomie énergétique est un enjeu majeur dans le déploiement des futurs réseaux. L'un des paramètres clé concerne le besoin de filtrage en RF des récepteurs s’adaptant aux contraintes multi-bandes. Ces filtres doivent répondre aux contraintes imposées au système par son environnement à savoir, un faible bruit, un filtrage sélectif et une faible puissance consommée. Ces filtres doivent opérer sur une large plage de fréquence avec la capacité d’agréger différentes bandes, une caractéristique originale des futurs standards. Les filtres intégrés type N path à base de réseaux de capacités offrent la possibilité d’obtenir un facteur de qualité Q élevé et parait une solution très prometteuse pour les applications de radio versatile En parallèle de ces travaux, le laboratoire travaille sur des représentations du signal radiofréquence basées sur une décomposition en ondelette qui offre une alternative intéressante à la représentation dans la base de Fourier. En particulier la représentation multi-échelle permet d’analyser des caractéristiques du signal radio sans nécessairement effectuer une démodulation du flux binaire complète du signal. Le but du stage est de proposer des solutions de filtrage RF type N-path en exploitant la représentation du signal radio sur des bases alternatives à la base de Fourier. Une application particulière consistera à réaliser la fonction d’agrégation de bande utile pour les technologies 5G. Travail Demandé : Le sujet de stage vise à mettre en œuvre une plateforme de simulation Matlab/simulink d’un front end RF exploitant les techniques de filtrage RF reconfigurable type N-path. Ce filtrage sera appliqué sur un signal radio dont la représentation s’appuiera sur une représentation de type multi-échelle ou base de walsh alternative à la base de Fourier usuellement considérée. L’étude permettra de mettre au point un modèle comportemental de l'architecture du filtre et des systèmes d’horloge associés réalisant la fonctionnalité. Dans un deuxième temps, une étude paramétrique du filtre permettra d’analyser les contraintes et les imperfections d’une future implémentation (bruit de phase des horloges, appariement des capacités...) et ainsi d’analyser leurs impacts sur les performances du filtre

Stagiaire - Portage technologique et conception d'un front-end RFID 13.56MHz H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7401

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : pierre.courouve@cea.fr

Contexte : Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire LAIR développe des compétences dans le domaine de la RFID depuis plus de 10 ans. Fort de notre expertise et de transferts technologiques vers des partenaires industrielles, l’exigence et la qualité du travail scientifique, de recherche et conception sont des points importants pour notre laboratoire ainsi que nos collaborateurs extérieurs. Il nous faut donc sans cesse innover et être a niveau sur différents critères comme la consommation, la surface silicium, le rendement énergétique, le débit de la communication… C’est pourquoi le portage d’une solution existante vers un nouveau nœud technologique va permettre d’une part, de gagner sur plusieurs aspects grâce au facteur de scalling, mais aussi nous donner la possibilité de s’interfacer avec d’autres IPs déjà présentes dans ce nœud technologique. Travail Demandé : Le stage a pour but le portage technologique d’un front-end RFID (13.56MHz) existant dans le nœud 110nm vers le nœud 65nm. Pour cela, l’étudiant devra dans un premier temps maîtriser le fonctionnement de la solution existante, puis porter la solution vers le nouveau nœud technologique en concevant les modifications électriques nécessaires, voir des améliorations de façon méthodologique et documentées. Une importance accrue devra être portée sur les simulations de validation PVT (process, voltage et temperature). Le travail de conception de ce front-end RFID nécessite de bonnes connaissances en électronique analogique et RF CMOS (paire différentielle, miroir de courant, boucles de compensation, bande passante, bruit, linéarité des amplificateurs) que l’étudiant pourra acquérir au cours de son stage. Les prérequis au stage sont une certaine autonomie dans l'environnement de simulation (spectre/eldo) ainsi que dans la conception et la mise en œuvre de bench de simulations.

Stagiaire - Chaîne de traitement analogique basée sur Spyke pour IA intégrée H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7400

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : dominique.morche@cea.fr

Contexte : L’intelligence artificielle et les traitements à base de réseaux de neurones en particulier connaissent actuellement un essor considérable. Rares sont les domaines d’application ou cette technique ne vient pas révolutionner le marché et les produits. Aujourd’hui, la plupart des traitements sont effectués dans le cloud. Pour garantir la confidentialité des informations, limiter le transfert de quantités de données considérables, des systèmes de traitement embarqués sont en cours d’élaboration. Cependant, ces systèmes sont actuellement limités en terme de puissance et de consommation. Des progrès doivent être effectués et c’est dans cette direction que s’oriente ce travail de stage. Aujourd’hui, la plupart des travaux se focalisent sur une seule partie du système et les aspects interface capteurs sont souvent négligés. Pourtant, l’utilisation d’un pré-traitement analogique proche du capteur peut réduire le cout, la consommation et la complexité du système. L’objectif de ce stage est donc de contribuer à l’optimisation d’un système complet comprenant le capteur, l’interface analogique numérique, le prétraitement et la classification des données. L’application visée est la reconnaissance de phonème sur des signaux audios. C’est en effet l’un des champ d’application les plus répandus avec des produits tels que Alexia ou Google Home, les comparatifs des nouvelles approches avec l’état de l’art en sera donc facilités. Travail Demandé : Pour procéder à cette optimisation, le travail consistera donc tout d’abord à établir une chaine de simulation pour évaluer les performances des architectures proposées. Une telle chaîne a déjà été élaborée en interne. Il sera cependant nécessaire d’ajouter à cette chaîne une modélisation comportementale des blocs de traitement analogiques. La technique de traitement choisie pour cette approche est la manipulation du signal sous forme de train d’impulsion (spyke) parce qu’elle s’avère potentiellement économe en énergie et très flexible. Dans un deuxième temps, il faudra faire évoluer les caractéristiques des blocs afin de déterminer les spécifications idéales de ces blocs. Enfin, dans un dernier temps, de nouvelles architectures de traitement pourront être proposées et évaluées.

Stage Ingénieur Conception et simulation de module de puissance - DOCC H/F

DMiPy

Composants et équipements électroniques - Composants et équipements électroniques

Toulouse

Occitanie

6 mois

7399

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Saclay
Laurence LOURS, DRHRS / SCP / BSLDE
Bat 524
91191 Gif-sur-Yvette cedex
e-mail : stages@cea.fr

L’industrie de l’électronique de puissance demande des solutions de plus en plus compactes et légères. Ce qui devrait pouvoir être facilité par l’utilisation de l’impression 3D céramique. Toutefois ; les densités de puissance atteintes dans ces modules de puissance deviennent importantes. Ce qui entraine des élévations de température qui provoquent à leur tour la déformation des assemblages et la dégradation des modules de puissance. Dans ce contexte le stagiaire contribuera à la conception de ces nouveaux modules de puissance par la réalisation de simulations électro-thermomécaniques qui permettront de déterminer le meilleur compromis : compacité / refroidissement / déformation. Missions générales : Activités/tâches : CAO Simulations multi-physiques (Ansys) Caractérisations thermiques Rédaction : rapport de simulation et de test

Stagiaire - Ingénieur/Master électronique - Conception de Circuits Intégrés analogiques H/F

DACLE-G

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur ou master 2 en génie électrique ou conception analogique

7250

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : laurent.millet@cea.fr

Au sein du Département d'Architecture, Conception et Logiciel Embarqué (DACLE), le laboratoire L3I mène une activité de R&D dans le domaine de la conception de circuits intégrés imageurs intelligents permettant l’acquisition et le traitement temps-réel d’images dans les domaines de l’imagerie X, visible, infrarouge et TeraHertz. Les systèmes de capture d’image visible sont omniprésents dans le monde actuel au travers des appareils photos et téléphones portables ; et leur utilisation est en pleine expansion grâce à de nouveau domaines d’applications qui apparaissent tels que les voiture autonomes ou les objets connectés. Ces nouveaux cas applicatifs apportent des contraintes toujours plus pressantes telles que la miniaturisation des pixels, une consommation de plus en plus réduite et maintenant des fonctions embarquées adaptables selon l’environnement : fonctions de réveil et traitements intégrés. Les récentes innovations technologiques d’intégration CMOS comme le FD-SOI apportent de nouvelles possibilités de contrôle des transistors, notamment en donnant un accès au substrat sous le transistor (backgate). Cette technologie étant initialement ciblée pour le numérique, il existe peu de travaux sur son application à l’imagerie. On propose lors de ce stage d’explorer comment elle peut être adaptée pour l’imagerie visible, voire apporter de nouvelles possibilités de contrôle à la chaine de lecture d’un pixel standard: réduction de bruit, de consommation, adaptation à la température, … Ce stage commencera par une familiarisation avec les circuits de lecture et la prise en main des outils de conception pour comprendre les limites actuelles des imageur visibles. On donnera ensuite l’opportunité de travailler avec les modèles de composant avancés FD-SOI 28nm.

Mise en œuvre et caractérisation d'une solution de permutation d'adressage d'un cache

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Etudiant en 3ème année d'école d'ingénieur ou 2ème année de master

7191

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : Mustapha.ELMAJIHI@cea.fr

Les mémoires caches sont devenues au fils des années indispensables aux performances et à l'efficacité énergétique des processeurs. Les variations des temps d'accès (cache hit ou cache miss) inhérentes à ces mémoires peuvent malheureusement révéler des motifs d'accès mémoires et dans certains cas causer la fuite de données extrêmement critiques [1]. À titre d’exemple, les fameuses attaques Spectre et Meltdown qui ont marqué le début de l’année 2018 sont rendues possibles en partie par une vulnérabilité au niveau des caches. Le CEA LETI et l’IRT Nanoelec à travers le projet Nanotrust repense la sécurité des processeurs et développe une architecture de processeur sécurisée basée sur le jeu d’instruction RISC-V. Dans ce stage, le candidat rejoindra ce projet et sera chargé de la mise en œuvre et de la caractérisation d’une architecture de cache sécurisée brevetée par l’équipe Nanotrust. Le stage se déroulera en trois parties : 1. Se familiariser avec le projet, et prendre en main la solution à mettre en œuvre. 2. Développer et caractériser un modèle isolé de l’architecture proposée. 3. Intégrer la solution dans le cœur Nanotrust et la valider sur des applications réalistes. Evidemment, toute piste d’amélioration de la solution entrevue par le candidat pourra être explorée. References ---------- [1] HE, Zecheng et LEE, Ruby B. How secure is your cache against side-channel attacks?. In : Proceedings of the 50th Annual IEEE/ACM International Symposium on Microarchitecture. ACM, 2017. p. 341-353.

Analyses des attaques sur les mémoires SRAM et conception de contremesures

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Etudiant en 3ème année d'école d'ingénieur ou 2ème année de master

7190

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : olivier.savry@cea.fr

Le CEA LETI et l’IRT NanoELec à travers le projet Nanotrust repense la sécurité des processeurs pour les systèmes embarqués que l’on trouve dans l’IoT ou les CPS à travers la conception de processeurs intrinsèquement sécurisés basés sur l’architecture RISC-V. Avec l’utilisation de filière toujours plus fine, en particulier avec des transistors ayant des tailles de grille inférieure à 10 nm, on commence à observer de plus en plus fréquemment des défaillances sur les mémoires SRAM. Elles se manifestent sous deux formes : l’apparition de fautes générées par les lectures et les écritures sur des données adjacences dans la matrice de mémorisation [1], mais aussi des phénomènes de rétention de données [2]. Ces effets indésirables ouvrent la porte à des problèmes de sécurité. L’enjeu est d’autant plus de taille que les SRAM sont utilisées dans la plupart des mémoires cache des processeurs. Il pourrait ainsi être possible de modifier des lignes de cache contenant des données ou des instructions sur lesquelles on n’a pas les droits et ainsi violer les principes d’isolation de processus. Dans un premier temps le candidat caractérisera sur la base de l’état de l’art ces erreurs avec des matrices SRAM de FPGA. On verra ensuite comment elles sont transposables à des mémoires cache de processeurs. Il s’agira ensuite de déterminer comment on peut les exploiter et enfin d’essayer de trouver des contremesures à ces attaques. Références [1] Vilas Sridharan, Nathan DeBardeleben, Sean Blanchard, Kurt B Ferreira, Jon Stearley, John Shalf, and Sudhanva Gurumurthi. Memory errors in modern systems : the good, the bad, and the ugly. ACM SIGARCH Computer Architecture News, 43(1) :297–310, 2015. [2] Joseph McMahan, Weilong Cui, Liang Xia, Jeff Heckey, Frederic T Chong, and Timothy Sherwood. Challenging on-chip sram security with boot-state statistics. In Hardware Oriented Security and Trust (HOST), 2017 IEEE International Symposium on, 101–105. IEEE, 2017

Evaluation d'environnement d'exécution sécurisé TEE

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

3ème année d'école d'ingénieur ou 2ème année de master

7189

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : raphael.collado@cea.fr

Un environnement d'exécution sécurisé (TEE: trusted execution environment) est une zone sécurisée d'un processeur principal. Ce stage, au sein du LSOSP, laboratoire sécurité des objets et des systèmes physiques, s'inscrit dans la continuité d'activités qui visent à évaluer la robustesse de certains de ces dispositifs. Il pourra par exemple se dérouler en 3 phases: 1) Etat de l'art des attaques connues (clkscrew, rowhammer, etc...) et liste de suites de tests existantes 2) Reproduction de certaines attaques logicielles et/ou matérielles. Des plateformes ARM à base de Cortex-A pourront être utilisées 3) Développement de nouveaux tests pertinents au regard de l'existant, de nouvelles plateformes (arrivée de la technologie Trust Zone sur  ARM Cortex-M) et de projets en cours de développement dans le laboratoire.

Outils de diagnostic et de test pour véhicule

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

3ème année d'école d'ingénieur ou 2ème année de master

7187

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : romain.mottin@cea.fr

Le laboratoire LSOSP, dans le cadre de ses activités liées à la sécurité dans le domaine automobile, a développé un outil permettant d'effectuer des tests d'intrusion sur le bus CAN de cartes électroniques embarquées dans des véhicules. Cet outil nécessite des améliorations afin de rendre plus efficaces les tests d'attaques sur calculateurs automobiles. Le stagiaire sera amené à: 1°/ prendre en main l'outil actuel (Python) et le fonctionnement du CAN, 2°/ améliorer le fonctionnement de l’outil (socket CAN, meilleur gestion du bus) en interaction avec les membres de l'équipes, 3°/ mettre en place un mécanisme de décodage automatique des trames (utilisation des Bases de données existantes) qui pourra être testé sur des véhicules d'expérimentation, 4°/ définir et mettre en place des processus permettant de vérifier la sécurité sur le CAN (découverte des éléments du réseau, analyse des trames (reverse) et de tester des fonctions de sécurité (CCP)), Le contenu du stage pourra être complété par reproduction du fonctionnement d’une mallette de diagnostic CAN (séquences de trames…). Le stagiaire développera ses compétences en développement logiciel, sécurité, compréhension des communications sur bus dans le domaine de l'automobile.

Implémentation d'un protocole de tunnel léger avec de la cryptographie asymétrique pour l'IoT

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Etudiant en 3ème année d'école d'ingénieur ou 2ème année de master

7186

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : christophe.villemazet@cea.fr

Dans le cadre du Programme Usage des technologies de Liaison et Soutien aux Entreprises (PULSE) de l'IRT Nanoelec, le LSOSP a développé un prototype de tunnel cryptographique léger dans le but de permettre la sécurité des communications de l'IoT quel que soit le protocole utilisé. Cette première version du prototype était basée sur de la cryptographie symétrique. Dans l'exécution de sa mission, le stagiaire devra : 1. réaliser un état de l’art, dans une permiere partie, sur les tunnels cryptographiques et plus particulièrement les versions de tunnels légers. Dans une deuxième partie, l'état de l'art s'intéressera notamment aux algorithmes de chiffrement légers (ex : Trivium, Chacha...) en mettant en perspective leurs propriétés cryptographiqes (clés, IV, attaques...) et leurs apports au niveau de l'implémentation (consommation, débit...), 2. qualifier l'architecture actuelle vis à vis de l'état de l'art, 3. enrichir le tunnel léger actuel avec des nouveaux protocoles d’authentification en utilisant de la cryptographie asymétrique, 4. mettre en place des moyens de caractérisation de la performance du tunnel léger (benchmark). L'implémentation de ce prototype pourra ensuite être portée sur différentes cibles matérielles (composants électroniques sécurisés ou non), ainsi que sur des protocoles de communication variés pour en faire la démonstration. Le stagiaire fera partie intégrante de l'équipe programme PULSE. A ce titre, il sera placé sous le tutorat de Christophe VILLEMAZET.

Reconstruction de code à partir de fuites par canaux auxiliaires

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Master 2 ou 3ème année d'école d'ingénieur

7185

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : thomas.hiscock@cea.fr

Lorsque les processeurs effectuent des calculs, ils émettent une empreinte bien particulière à travers différents phénomènes physiques : la consommation, le rayonnement électromagnétique, le bruit acoustique, etc. Les attaques par canaux auxiliaires permettre d’extraire des informations sensibles manipulées par un processeur à partir de ces données physiques. Ces attaques visent la plupart du temps à retrouver les clés cryptographiques. Mais il a également été montré [1, 2, 3] que ces fuites permettent de reconstruire le code exécuté par un processeur simple (type microcontrôleur). L’objectif de ce stage est d’étudier la faisabilité de ces attaques sur des processeurs plus complexes (pipeline important, avec des fonctionnements prédictifs, etc.) et d’identifier les éléments d’architectures responsables des fuites (caches, décodage, ALU). Une première partie du stage consistera à mettre une ou plusieurs méthodes de l’état de l’art sur un système simple comme une carte Arduino. Pour cela, le candidat aura accès aux bancs de caractérisation électromagnétique du laboratoire. Dans un deuxième temps, ces méthodes de reconstruction seront portées vers des systèmes plus complexes : un STM32 puis éventuellement une carte Raspberry Pi. Cette deuxième partie du stage sera plus exploratoire que la première et n’aboutira pas forcément sur des attaques fonctionnelles. Il faudra alors chercher à comprendre dans quelle mesure l’architecture permet de limiter (ou non) ce type d’attaques. Le stage aura lieux dans le Laboratoire de Sécurité des Objets et des Systèmes Physiques (LSOSP), une équipe de chercheurs du CEA Tech Leti (www.leti-cea.fr) basé sur Grenoble (France). Le candidat y rejoindra l’équipe du projet Nanotrust qui développe un processeur sécurisé pour l’internet des objets. Références ---------- [1] Goldack, M., & Paar, I. C. (2008). Side-channel based reverse engineering for microcontrollers. Master's thesis. [2] Eisenbarth, T., Paar, C., & Weghenkel, B. (2010). Building a side channel based disassembler. In Transactions on computational. [3] Strobel, D., Bache, F., Oswald, D., Schellenberg, F., & Paar, C. (2015). Scandalee: a side-channel-based disassembler using local electromagnetic emanations. In Proceedings of the 2015 Design, Automation & Test in Europe Conference & Exhibition.

Implémentation de la norme ISO7816 (échange avec carte à puce) en python pour l'utilisation d'un lecteur de carte à puce maison

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

4 mois

Bac +2/3 DUT ou Licence

7182

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : vincent.dimper@cea.fr

Lors des évaluations du CESTI, un besoin de communication avec des cartes à puce en utilisant un lecteur maison existe. Dans nos tests, afin de gérer de nombreux cas possibles, il est nécessaire d’avoir la main sur les niveaux de protocoles (ISO7816). Avec la volonté d’utiliser d’avantage le langage Python, le laboratoire a besoin d’avoir une implémentation en python pour l’utilisation de son lecteur « maison », ce qui passe par l’implémentation complète de la couche ISO7816 ainsi que des fonctionnalités programmables du lecteur. Le candidat devra s’approprier les spécifications (Lecteur et ISO7816) avant de proposer une architecture et une implémentation en python. Une documentation et des tests sont à prévoir.

Conception et développement d'un outil intelligent pour les attaques par perturbation

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Master 2 ou 3ème année d'école d'ingénieur

7180

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : cecile.dumas@cea.fr

La cryptographie embarquée sur les cartes à puce peut être vulnérable à des attaques par perturbation qui peuvent modifier le fonctionnement d'une puce. Ainsi des erreurs de chiffrement peuvent être obtenues pendant l'exécution perturbée d'un algorithme cryptographique. L'exploitation de ces erreurs permet de remonter à la clé secrète suivant plusieurs techniques. La plus ancienne, parue en 1997 et appelée Differential Fault Analysis (DFA), tire parti des relations entre les résultats erronés et les résultats corrects. D'autres méthodes, plus récentes, utilisent des outils statistiques et/ou s’appuient sur l’analyse des sorties non erronées. L'objectif du stage est d'étudier les différentes attaques proposées par la littérature et d'analyser leur faisabilité à partir des données habituellement obtenus par le CESTI par des campagnes de tests par perturbation. Le stagiaire pourra développer un outil regroupant les méthodes les plus intéressantes et proposer si besoin d'élargir leur champ d'application. Ce développement se fera en collaboration avec l'équipe laser du CESTI afin de parvenir à un outil adapté à leurs besoins. Plusieurs algorithmes de cryptographie seront considérés et un intérêt particulier sera consacré à la recherche de nouvelles attaques.

Étude d'architectures de réseaux neuronaux pour les attaques par canaux auxiliaires

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Master 2 ou 3ème année d'école d'ingénieur

7162

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : eleonora.cagli@cea.fr

La cryptographie embarquée sur les cartes à puce peut être vulnérable à des attaques par canaux auxiliaires qui consistent à analyser les signaux récupérés pendant l'exécution de l'algorithme cryptographique. Cette analyse repose sur de nombreuses méthodes, souvent basées sur des outils statistiques, et vise essentiellement à classifier les signaux selon la valeur d'une clé secrète manipulée lors de leur acquisition. De nos jours, la tâche de classification est de plus en plus réalisée à l'aide de méthodes d'apprentissage automatiques (Machine Learning en anglais) et d'apprentissage profond (Deep Learning), qui s'avèrent très efficaces dans de nombreux domaines (reconnaissance d'image, traitement automatisé du langage, vision par ordinateur, etc.). L'exploitation de ces méthodes dans le domaine des attaques sur carte à puce est un fervent (et récent) sujet de recherche, pour l'instant limitée à certains types d'analyse/attaque. L'objectif du stage est d'étudier et proposer des architectures d'apprentissage profond adaptées à d'autres attaques connues de la littérature, pour lesquelles aucun outil Deep Learning n'a encore été exploré. Pourtant des résultats préliminaires prometteurs ont été observés par notre équipe. Le stagiaire participera ainsi à l'enrichissement de la suite d'outils d'attaque du CESTI. Il sera d'ailleurs amené à proposer une stratégie pour tester ses avancées et les comparer avec l'état de l'art, à travers la mise en place d'un ensemble de signaux appropriés (simulés ou acquis) et/ou l'exploitation de signaux publics. Le stage pourrait aboutir sur une publication des travaux du candidat à conférences locales ou internationales.

Nouvelles attaques invasives sur circuits intégrés combinant rayons X et Faisceau d'Ions Focalisés (FIB)

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Master 2 ou 3ème année d'école d'ingénieur

7161

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : laurent.maingault@cea.fr

Le laboratoire CESTI évalue la sécurité des composants électroniques. Pour cela, les composants sont attaqués par diverses méthodes : observation de signaux compromettants (consommation de courant, émission électromagnétique), en perturbant le circuit pendant son fonctionnement (par faisceau laser par exemple)  ou même en modifiant physiquement le circuit, en général à l’aide d’un à l'aide d'un FIB (Focused Ion Beam). Notre équipe a réussi une première mondiale en parvenant à modifier le comportement de circuits intégrés au niveau d’un transistor unique [1]. Une ligne de lumière très focalisée (50 nm) du synchrotron ESRF de Grenoble a permis de montrer que l'utilisation de rayons X permet de forcer l'état d'un unique transistor ou de changer la valeur d'un bit de mémoire. Cette méthode perturbe le circuit de manière non-invasive (le circuit n’est pas physiquement modifié) et non-permanente (un recuit permet d’effacer les effets des rayons X). Ces 2 propriétés sont totalement nouvelles dans le domaine des attaques et de l’édition de circuits. L'objectif du stage est justement d’étudier diverses pistes pour améliorer et développer cette méthode de modification de circuit. Le but principal serait de s’affranchir des contraintes de l’ESRF donc d’utiliser des rayons X non focalisés issus d’un générateur classique. Pour cela, il faudra fabriquer des masques métalliques absorbant fortement les rayons X et comportant des trous de petite taille localisés aux zones à modifier dans le circuit intégré. Le stagiaire dessinera et créera ces masques à l’aide de notre FIB puis étudiera les effets des rayons X sur diverses parties du composant. On pourra tenter de modifier des mémoires, et exacerber les fuites des transistors des composants. Il faudra aussi étudier les effets non-permanents de ces attaques et notamment les recuits du circuit pour revenir à l’état normal du circuit. Ce sujet pourra se poursuivre en thèse pour continuer à développer le potentiel de ces attaques et mieux mesurer l'impact des rayons X sur les circuits intégrés au niveau de leur sécurité. [1] Nanofocused X-Ray Beam to Reprogram Secure Circuits, Anceau et al, CHES 2017

Implémentation et évaluation d'une application de sécurité sur un démonstrateur Internet-des-Objets

DACLE-LETI

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7138

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : simone.bacles-min@cea.fr

Contexte : Le domaine de l'IoT remet à plat de nombreux prérequis, notamment au niveau de la sécurité des objets connectés autonomes en énergie. Les nouvelles architectures se voulant les plus économes en énergie possible, l'implémentation de la sécurité doit elle aussi être guidée par l'énergie disponible, sans pour autant mener à des failles de sécurité. Une « radio de réveil », ou Wake-up radio, est un type de radio à très faible consommation permettant de réguler la sortie de veille d’objets connectés. Ce type de radio est apparu récemment comme une excellente solution d'économie de consommation dans l’IoT, et est actuellement considéré pour être intégré dans une future version du WiFi. Or, à cause de leur simplicité, ces radios sont particulièrement vulnérables à des attaques par déni de service visant à vider la batterie d’un objet connecté. Une méthode pour contrer ces attaques avec un faible surcoût énergétique a été proposée au sein du laboratoire LISAN. Cette méthode a été brevetée et publiée à une conférence scientifique, et un circuit a été fabriqué en technologie avancée afin de la valider en conditions réelles. Travail Demandé : L’objectif du stage est la mise en œuvre pratique de cette méthode afin de la valider, d’évaluer son coût et de l’optimiser. Son interopérabilité avec des protocoles de communication (radio principale) pour l’IoT tels que le Wi-Fi, le Bluetooth, ZigBee ou LoRaWAN sera également étudiée. La carte de démonstration embarquera le nouveau circuit ASIC dédié, comprenant la Wake-up radio et un système microcontrôleur à base d’un coeur 32-bit RISC-V, ainsi qu’un module de radio principale du commerce utilisant une carte de prototypage STM32. Le travail se décomposera en plusieurs étapes : Compréhension et analyse des aspects sécurité dans l’IoT et de la solution de sécurisation proposée, Prise en main de la carte de démonstration embarquant l’ASIC conçu au sein du laboratoire et un module de radio principale (environnement de mesure et test électronique classique), Conception du logiciel embarqué implémentant le protocole de sécurité de la wake-up radio sur le RISC-V (langage C), Conception du logiciel embarqué implémentant le protocole de radio principale (basé sur une implémentation existante) sur le STM32 (langage C), Test avec plusieurs objets en conditions réelles, et plusieurs types de radios (Wi-Fi, Bluetooth, LoRaWAN, ZigBee …, Evaluation du coût énergétique de la solution, et de sa résistance aux attaques par déni de service, En fonction de l’avancement du stage, le/la stagiaire pourra également implémenter d’autres propositions de la littérature afin de comparer leurs performances et leur coût énergétique. Enfin, la mise en oeuvre avec un nombre important d’objets connectés pourra être menée, afin d’étendre la solution à des réseaux de capteurs (Wireless Sensor Networks).

Mise en œuvre et démonstration sur FPGA d'entrées-sorties rapides dédiées à un circuit multi-cœurs

DACLE-LETI

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7137

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : cesar.fuguettortolero@cea.fr

Contexte : Au sein de l’équipe multi-cœurs du laboratoire LISAN, il est développé des architectures de processeur passant à l’échelle visant l’intégration de centaines voire de milliers de cœurs de calcul. Ce type d’architecture (dite multi-cœurs) est depuis quelques années une de réponses au besoin toujours croissant de puissance de calcul dans différents domaines applicatifs : calcul scientifique, serveurs, automobiles, intelligence artificielle, etc... Un projet de recherche interne a permis de développer une architecture dénommée CORSAIR pouvant intégrer jusqu’à 1024 cœurs de calcul. L’architecture implémente un espace mémoire partagé cohérent et est capable d’exécuter des systèmes d’exploitation tel que Linux ou NetBSD. Un circuit en technologie FDSOI 28nm de cette architecture intégrant 96 cœurs a été fabriqué, ainsi qu’une carte de développement type PC contenant des FPGA, modules mémoires (DDR4), et plusieurs entrées-sorties (USB, PCIe, SATA, Ethernet, etc.). Une interface spécifique permet la communication avec le circuit pour l'accès aux modules mémoires et aux entrées-sorties mentionnées. Les FPGA implémentent les contrôleurs nécessaires à cet accès depuis le circuit. Travail Demandé : Ce stage vise la mise en œuvre sur FPGA des entrées-sorties rapides citées, et ce jusqu’à une application complète tournant sur Linux sur le circuit en question. Actuellement seules des entrées-sorties bas débit sont opérationnelles dans l'environnement d'expérimentation, sous Linux et NetBSD. Il est donc nécessaire d'ajouter le support matériel dans le FPGA et la validation logicielle pour la mise en œuvre des contrôleurs « haut-débit ». Le travail se décomposera en plusieurs étapes : Étudier l’architecture CORSAIR implémentée dans le circuit, Analyser l’architecture implémentée dans les FPGA de la carte de développement afin d'identifier les goulots d’étranglements des communications, Proposer des améliorations permettant d’atteindre les débits requis par les interfaces « haut-débit » et les implémenter en SystemVerilog/VHDL, Étudier et prendre en main l’environnement de développement du circuit multi-coeurs (circuit + carte à base de FPGAs), Intégrer le contrôleur Ethernet (IP existante) dans la nouvelle architecture, sur les FPGAs, Tester le bon fonctionnement au moyen du système d’exploitation Linux s’exécutant sur le circuit multi-coeurs, Évaluer les performances atteintes, et dans le cas où elles ne sont pas celles attendues, analyser les causes, En fonction du temps restant, le stagiaire pourra évaluer le circuit multi-cœurs à travers le benchmarking d’applications représentatives.

Architecture de calcul en phase optique pour l'inférence sur des réseaux de neurones artificiels implantés en photonique sur silicium

DACLE-LETI

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7136

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : yvain.thonnart@cea.fr

Contexte : Cependantrestent peu efficaces énergétiquement. Différents travaux récents ont proposé l'implantation de réseaux de neurones artificiels déroulés sur une cible photonique sur silicium, permettant en théorie un calcul d'inférence passif à travers les interférences d'entrées photoniques cohérentes. Cette approche pourrait s'avérer très économe en énergie par rapport aux implantations classiques sur des unités de calcul parallèles "graphiques" (GPU), tout en offrant des débits de plusieurs milliards de multiplications-accumulations par seconde. De grandes incertitudes demeurent néanmoins sur le dimensionnement d'une telle architecture pour une application donnée (contraintes matérielles d'implantation, de sensibilité optique et de niveaux de quantification). Les multiples dispositifs photoniques élémentaires pour le contrôle de l'amplitude ou de la phase optique d'un signal laser cohérent ouvrent par ailleurs des compromis entre précision du contrôle et coût matériel ou en consommation. Ce stage s'attache à modéliser l'implantation d'une ou plusieurs applications de reconnaissance de formes sur des données d'entrée diverses, en développant des modèles paramétrables de dispositifs photoniques, pour en étudier la performance, le coût et la capacité à passer à l'échelle. Travail Demandé : Le stagiaire devra: S'approprier les opérations élémentaires réalisées par les dispositifs photoniques, et en proposer un modèle générique de transformation en phase et en amplitude du signal optique. Utiliser ces modèles élémentaires pour décrire une architecture matricielle de ces dispositifs et son utilisation pour la réalisation de sommes de produits liées aux multiplications de matrices de poids par des vecteurs d'entrée. Étendre cette utilisation à plusieurs couches de calcul matriciel séparées par des transformations non-linéaires génériques ou modélisant des matériaux potentiels (absorbants saturables), pour réaliser un réseau de neurones à plusieurs couches, capable de traiter une application de reconnaissance de formes. Évaluer l'influence de la quantification, de la plage de contrôle et de la variabilité de fabrication ou de programmation des dispositifs élémentaires sur l'efficacité de l'inférence des formes. L’environnement de modélisation est ouvert et pourra s’appuyer sur les outils et langages adaptés à ce type de problème (Matlab, Python, environnements pour l’apprentissage profond). Les objectifs finaux comportent deux volets: Permettre un retour vers les départements technologiques du Leti sur les spécifications et optimisations des dispositifs photoniques. Fournir des éléments de dimensionnement en surface, profondeur maximale et puissance laser en entrée pour le passage à plus grande échelle en termes applicatifs, et éventuellement adresser la question de la reconfiguration dynamique des poids pour un calcul séquentiel d'applications supérieures à la capacité de l'architecture.

Ajout d'autoencodeurs dans les réseaux de neurones convolutifs pour compléter des formes partiellement masquées

DACLE-LETI

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7135

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : alexandre.valentian@cea.fr

Contexte : Aujourd’hui, les réseaux de neurones dits convolutifs (CNN, pour Convolutional Neural Networks en Anglais) sont à l’état de l’art pour l’inférence d’images. Cependant, ces réseaux présentent certaines limitations. Premièrement, ils ne peuvent pas signaler lorsque l’objet ou la forme qu’ils cherchent à classifier fait partie d’une classe qu’ils n’ont jamais apprise : ils ne peuvent pas avertir qu’ils ne « savent pas ». Deuxièmement, ils ne peuvent pas classifier correctement lorsqu’ils voient seulement une partie d’un objet (ce qui a pu être une des causes de l’accident de la voiture autonome Uber). La structure topologique du cortex visuel est bien différente, possédant de nombreuses connexions récurrentes. Le cerveau interprète en permanence les images perçues, en les comparants aux modèles qu’il a appris : il est donc capable de compléter des parties manquantes. La proposition du sujet de stage est d’apporter une solution aux deux problèmes soulevés grâce à l’ajout d’autoencodeurs dans les étages du CNN. Un autoencodeur cherche à apprendre les entrées en les représentants le plus fidèlement possible en sortie. Bien qu’apprendre une simple fonction d’identité semble présenter peu d’intérêt, cela permet déjà de signaler facilement qu’une entrée n’a jamais été apprise, la sortie de l’autoencodeur étant alors très différente. De plus, en branchant la sortie de l’autoencodeur sur l’entrée de l’étage correspondant, et en effectuant ainsi des réverbérations, cela permettrait de tomber plus facilement dans les bassins attracteurs du réseau de neurones et ainsi de compléter les parties manquantes de l’objet. Travail Demandé : Le stagiaire devra ajouter des fonctions d’autoencodeurs dans les couches d’un réseau de type CNN. Il devra ajouter les fonctions de coût correspondantes pour permettre ce nouvel apprentissage en plus de l’apprentissage du CNN. Il exploitera la base d’apprentissage afin de mettre en évidence la capacité à signaler qu’un objet n’a jamais été appris (avec un ensemble de test plus grand que l’ensemble d’apprentissage) et de montrer qu’une image partiellement masquée est toujours correctement inférée.

Vérification et analyse de performance de System-on-Chip avec la méthodologie UVM

DACLE-LETI

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Ingénieur / Master 2

7131

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : adrian.evans@cea.fr

Contexte : De nos jours, les technologies de fabrication rendent possible des circuits intégrés avec des milliards de portes logiques. Ces gros circuits, souvent appelés SoC (System on Chip), sont assemblés à partir de briques existantes (souvent appelées IP - Intellectual Property), ce qui permet aux concepteurs de gagner énormément en productivité. Mais il reste indispensable de vérifier que le circuit SoC fonctionne correctement et de s'assurer qu'il n'y a pas de bugs. Pendant le cycle de conception d'un circuit intégré complexe, souvent entre 50% et 70% de l'effort est consacré à la vérification. Travail Demandé : Lors de ce stage, le candidat va s'intégrer à l'équipe de vérification d'un SoC très complexe, implémenté dans une technologie avancée (technologie FDSOI 22nm). Tout comme un SoC est composé de briques appelées IP, un environnement de vérification est composé de VIP (Verification Intellectual Properties). La méthodologie de vérification UVM facilite la réutilisation des VIP. Dans certains cas, des simulations numériques peuvent être accélérées en utilisant un émulateur matériel. L'émulateur permet d'utiliser une plateforme reconfigurable (souvent à base de FPGA) pour modéliser et exécuter la logique du circuit. Sur cette plateforme, la vérification du circuit peut s'exécuter beaucoup plus rapidement que sur un simulateur classique. Le travail demandé se décomposera en plusieurs étapes : Extraire les modèles de vérification qui ont été développés pendant le projet en cours, les transformer sous forme de VIP ré-utilisable par d'autres équipes au sein du laboratoire ; S'assurer que les modèles de vérification soient génériques et faciles à utiliser, pour qu’il soit utilisé comme VIP en simulation ; Transformer et garantir que ces modèles de vérification soient aussi utilisables en émulation. Il conviendra de prendre un petit environnement de simulation et le rediriger vers la plateforme d'émulation. Certains modèles devront être optimisés pour éviter des goulots d'étranglement afin de profiter pleinement de l'accélération possible avec l'émulateur ; Effectuer une étude de performance d'un système mémoire dans le SoC complet. L’objectif sera de développer les tests, de mesurer la bande passante et la latence du système en fonction du type de requêtes et la configuration mémoire du système. L’étude de performance se fera en lien avec l’architecture du circuit ; Rédiger un rapport de stage synthétique et préparer la soutenance de stage. Lors de ce stage, le candidat aura l'occasion de développer de solides connaissances en conception et vérification des systèmes numériques : simulation, vérification avec la méthodologie UVM, et émulation qui sont des compétences très recherchées dans le monde de la micro-électronique.

Capteur Embarqué Autonome Longue Distance (LoRa)

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5 dernière année d'école d'ingénieur ou Master

7060

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : jerome.willemin@cea.fr

Cadre du Stage : Dans le cadre du développement de ses activités de R&D sur les microsystèmes, le laboratoire LAIC du Département Systèmes du CEA-LETI à Grenoble propose un stage sur l'étude et la conception d'un capteur autonome s'alimentant en récupération d'énergie (typiquement solaire) et communiquant à travers un lien radio longue distance et basse consommation type LoRa. Le LAIC est spécialisé dans le développement de systèmes et de plateformes électroniques, qui regroupe des problématiques d'interface capteurs, d'intégration, de basse consommation, de communication. Sujet du Stage : L’objectif du stage est d'étudier et de concevoir un capteur autonome compact. L'autonomie sera assurée par la faible consommation de l'électronique embarquée, de la récupération d'énergie (typiquement solaire) et un stockage d'énergie préférentiellement réalisé sans batterie (super capacité). Le profil de consommation de la communication RF longue portée LoRa sera étudié, la solution de stockage et de récupération d'énergie identifiée et dimensionnée et enfin, avec l'appui des plateformes matérielles déjà développées dans le laboratoire, le système autonome sera réalisé. Les mesures effectuées par le système concerneront la température, l'humidité et les tensions du power management. Le stage se déroulera selon les étapes suivantes : - étude du cahier des charges et état de l'art - identification et étude des composants - mise en œuvre de la communication RF LoRa - choix de la plateforme embarquée de calcul et de mesure (en s'appuyant sur les solutions existantes du laboratoire) - dimensionnement du power management (récupération d'énergie, stockage) - réalisation d'un démonstrateur - rédaction d'un rapport technique

Cartographie optique de réseaux de MEMS

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

4 mois

Bac +2/3 DUT ou Licence

7056

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : anne.ghis@cea.fr

Des réseaux de MEMS étudiés sont constitués de dispositifs élémentaires en grand nombre (5000/mm²). Le besoin est de déterminer la densité locale de dispositifs opérationnels. L’identification de l’état des dispositifs individuels peut se faire au microscope optique. Un traitement numérique d’images captées avec une résolution 1à5 pixels par µm permet d’identifier et de compter le nombre de dispositifs opérationnels présents dans cette image. Le travail de stage demandé est la mise en œuvre d’un outil de caractérisation automatique fournissant une cartographie de tout le réseau de MEMS (50mm²). Il faut pour cela contrôler un déplacement relatif du microscope par rapport à la surface du réseau de MEMS, enregistrer plus d’une centaine d’images numériques, les analyser pour identifier l’état de chacun des dispositifs figurant sur l’image et les compter, gérer la fusion des données résultats issus des différentes images et finaliser les données cartographiques. Des compétences de base en instrumentation et en traitement d’image sont requises pour la prise en main des différents logiciels associés aux instruments, la définition des protocoles et des interfaces.

Capteurs flexibles à base de nanofils pyroélectriques: optimisation de bancs de tests et caractérisations en vieillissement

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5

7054

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : elise.saoutieff@cea.fr

Cadre du Stage : Dans le cadre du développement de ses activités de R&D sur les nanosystèmes, le laboratoire LAIC du Département Systèmes du CEA-LETI à Grenoble propose un stage sur l'étude du vieillissement de dispositifs capteurs à base de membranes de nanofils piézoélectriques et pyroélectriques. Le LAIC est spécialisé dans le développement de systèmes et des plateformes électroniques, qui regroupe des problématiques d'interface capteurs (du commerce et capteurs innovants), d'intégration, de basse consommation, de communication entre autres. Sujet du Stage : L’objectif du stage est de réaliser des caractérisations pyroélectriques en environnement contrôlé sur des capteurs flexibles. Ces travaux font suite à un stage durant lequel les premiers tests pyroélectriques ont été réalisés sur des dispositifs de capteurs flexibles piézoélectriques et pyroélectriques eux-mêmes conçus, modélisés, fabriqués et testés électriquement dans le cadre d’une thèse. Il s'agira en particulier de réaliser des caractérisations électriques et mécaniques en environnement contrôlé et d'étudier l'influence de la température sur les propriétés physico-chimiques des nanofils, par exemple. Les résultats de l'étude permettront de fiabiliser les procédés développés et de valider la pertinence des systèmes pour des applications ciblées. Le stage se déroulera selon les étapes suivantes: - état de l'art - optimisation des bancs de caractérisations piézoélectriques (banc de test en compression) et pyroélectriques (banc optique) - étude de vieillissement en température et en cyclage (utilisation d'une étuve) - exploitation des résultats, éventuellement caractérisations physico-chimiques des matériaux et/ou réalisation de nouveaux dispositifs (possibilité de s'appuyer sur les modèles en éléments finis existants) - rédaction d'un rapport technique et de procédures de tests   Il pourra être proposé à l'issue de ce stage de poursuivre ces travaux en thèse, incluant notamment le développement et la réalisation du système flexible complet, le développement de l’électronique flexible, les tests en conditions réelles et l'intégration sur un produit à définir.

Mise en œuvre d'un bus numérique très haut débit (100Mb/s) à base de FPGA, ZYNQ, sparklinx. Comparaison d'architectures.

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7047

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : antoine.robinet@cea.fr

Cadre du Stage : Dans le cadre du développement de ses activités de R&D sur les microsystèmes, le laboratoire LAIC du Département Systèmes du CEA-LETI à Grenoble propose un stage sur l'étude d'un bus de transmission multipoint haut débit. Le LAIC est spécialisé dans le développement de systèmes et de plateformes électroniques, qui regroupe des problématiques d'interface capteurs, d'intégration, de basse consommation, de communication entre autres. Sujet du Stage : L’objectif du stage est d'étudier la faisabilité d'un bus numérique multipoint type liaison numérique haut débit. Le contexte de l'étude est de réaliser une liaison numérique entre d'une part un ou plusieurs modules équipés de  capteurs haute résolution et haute fréquence d'acquisition et d'autre part une carte maitre. Cette liaison doit répondre à de fortes contraintes d'encombrement, fonctionner à 100Mb/s sur une liaison filaire adaptée. Dans ce stage, il faudra étudier les différentes solutions techniques possibles pour atteindre les performances souhaitées. Un prototype de test basé sur des cartes d'évaluation constructeur sera réalisé pour tester différentes configurations et protocoles. La majeure partie du travail sera centrée sur la programmation des cartes de développements ; quelques développements électroniques (hardware) seront également attendus. Le stage se déroulera selon les étapes suivantes: - étude du cahier des charges et état de l'art - identification et étude des verrous techniques des différentes solutions potentielles - mise en œuvre d'un prototype avec cartes d'évaluation et émulateur de capteurs - tests et validations - rédaction d'un rapport technique

Banc de test pour la caractérisation de structures de récupération d'énergie vibratoire

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7046

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : pierre.gasnier@cea.fr

La récupération d'énergie a pour objectif de convertir l'énergie présente dans l'environnement d'un système (lumière, ondes RF, chaleur, vibrations,...) en énergie électrique afin d'accroître son autonomie, voire de le rendre totalement autonome. Parmi ces sources, la récupération d'énergie des vibrations permet d'alimenter des systèmes lorsque la lumière et les gradients thermiques sont inexistants ou insuffisants.   L'exploitation de résonateurs mécaniques (poutres encastrée-libre) permet d'amplifier l'effet des vibrations et d'augmenter l'énergie récupérée. Le système est cependant dépendant de la fréquence d'excitation et la puissance chute lorsque le récupérateur et l’environnement ne sont plus accordés en fréquence.  Cela arrive notamment lorsque la température augmente ou diminue car les propriétés mécaniques de la structure évoluent (modules de Young par exemple).    Le laboratoire LAIC étudie et conçoit des systèmes piézoélectriques pour leurs densités de puissance avantageuses mais les coefficients piézoélectriques ont tendance à varier avec la température, ce qui dégrade la densité de puissance des dispositifs. Pour l'adoption de telles structures dans l'industrie, il est donc important d'étudier ces effets pour les anticiper lors des étapes de conception.   Le stage portera donc sur l'étude et la caractérisation en température ainsi qu'à forte valeur d'accélération d'entrée de structures de récupération d'énergie vibratoire piézoélectriques. Ces structures, conçues dans le cadre d'une thèse actuellement en cours, seront mises à disposition du stagiaire pour les expérimentations. Le stagiaire aura accès à tout le matériel nécessaire pour caractériser les dispositifs : pot vibrant, contrôleur, vibromètre laser, étuve et analyseur d'impédance qu'il utilisera pour réaliser les bancs de tests. Déroulement du stage : - Etat de l'art sur les caractéristiques des matériaux piézoélectriques (coefficients piézoélectriques notamment) en température et en fatigue (sollicitation prolongée) ainsi  que sur les différentes méthodes de caractérisation de matériaux/structures piézoélectriques - Étude et conception de bancs de tests (température, amplitude d'accélération, fatigue, ...), si possible automatisés - Réalisation des mesures sur divers matériaux et structures de récupération d'énergie - Rédaction d'une éventuelle publication

Réalisation d'un nœud sans fil fusionnant matrice de pression et centrale d'attitude

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

En dernière année d'école d'ingéieur ou Master

7043

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : franck.vial@cea.fr

L’avènement de nouveaux capteurs connectés participe à la démocratisation des objets connectés. En particulier, l’innovation autour des outils utilisés par les personnes dans leur environnement d’usage intéresse particulièrement les secteurs du sport connecté (analyse du geste sportif par exemple) ou du chantier connecté (prévention des risques par exemple) pour collecter des données sur site et développer des services à la personne. Dans ce contexte, le LSSC souhaite se doter d'une nouvelle plateforme matérielle de prototypage visant l’acquisition multimodale de nouveaux capteurs issus des laboratoires afin de valoriser les développements algorithmiques autour de la fusion de données. L'objectif du stage consiste donc à réaliser un démonstrateur électronique sans fil, intégrant deux types de capteurs : une centrale inertielle (type Bosch BNO) et une matrice de pression développées au sein du Leti. Plus précisément, ce démonstrateur nomade basé sur un microcontrôleur de type STM32F4 devra permettre : 1- de piloter les deux capteurs, 2- de numériser et d'acquérir leurs signaux, 3- de pré-traiter les mesures au sein du STM32, puis 4- de transmettre les données par le biais d'une liaison BlueTooth vers un terminal de type PC. Le candidat développera la plateforme en s'appuyant pour ce faire sur les briques hardwares existants au laboratoire afin d'aboutir à un système autonome (alimenté par batterie) et compact (PCB de quelques cm3). Il s'attachera dans un deuxième temps à développer le logiciel embarqué nécessaire au fonctionnement de ce démonstrateur, en s'appuyant sur un algorithme de pré-traitement des mesures déjà disponible. La troisième étape du stage consistera à mettre en œuvre ce démonstrateur pour en valider les performances, d'abord sur table, puis dans un cas pratique (typiquement dans le domaine du sport connecté). Le développement logiciel côté terminal PC sera traité en parallèle et n'entre donc pas dans les attendus du stage.

Approches de machine learning appliquées à des données fonctionnelles cérébrale pour l'évaluation du stress

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7042

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : etienne.labyt@cea.fr

Ce stage se situe dans le cadre de la capture de contexte et notamment le monitoring du niveau de stress. Actuellement, nos recherches dans le domaine se sont concentrées sur l’évaluation du niveau de stress à partir de signaux physiologiques dits périphériques (rythme cardiaque, activité électrodermale, respiration...) enregistrés à l'aide de capteurs portables. Le stage proposé s’appliquera à l'étude de l'évolution d'un certain nombre de paramètres caractérisant l’activité fonctionnelle cérébrale telle qu’enregistrée en MagnétoEncéphaloGraphie (MEG) et ElectroEncéphaloGraphie (EEG). Ces données sont des données temporelles et multicanaux. Ce stage exploitera la base de données Open MEG Archive (https://www.mcgill.ca/bic/resources/omega - Baillet et al, Neuroimage 2016) qui recueille actuellement les données MEG et EEG chez 182 sujets sains et 38 patients âgés de 18 à 70 ans en condition de repos, l’activité cardiaque enregistrée par ElectroCardioGramme (ECG), les mouvements oculaires enregistrés par ElectroOculoGramme (EOG) ainsi que des données démographiques et le niveau de stress autoévalué par les sujets sur une échelle de 1 à 10. L’activité cérébrale évoluant avec l’âge, la première étape consistera à modéliser leur évolution au fil du temps afin d’évaluer quelles variables sont les plus pertinentes pour nos modèles.  L’objectif de ce travail vise à constituer des modèles mathématiques permettant de mettre en relation le niveau de stress d’une personne et différentes caractéristiques fonctionnelles cérébrales extraites à partir de la MEG et de l’EEG et/ou physiologiques extraites à partir de l’ECG et de l’EOG.  Dans un second temps, le projet consistera à comparer différents classifieurs afin d’aboutir à un modèle permettant au mieux d’évaluer le niveau de stress d’une personne à partir de son activité fonctionnelle cérébrale. la capacité à distinguer les patients des sujets sains à l’aide des classifieurs sera également évaluée. In fine, ce type de modèle peut avoir des applications dans le domaine de la prise en charge de certains troubles psychiatriques ou neurologiques.

Analyse de tests graphomoteurs par machine learning pour une aide au diagnostic précoce et universel de la dysgraphie

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7041

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : etienne.labyt@cea.fr

Ce stage se situe dans le cadre de la capture de contexte et fait suite à des premiers travaux exploitant les paramètres cinématiques de l’écriture appliqués au test BHK, test de référence pour le diagnostic de la dysgraphie. Cependant, cette approche est dépendante de l’écriture cursive latine et n’est donc pas universelle. Elle ne permet pas non plus d’envisager un diagnostic de la dysgraphie avant le CE1, lorsque l’écriture cursive est globalement acquise par l’enfant. La base de données acquise auprès de 400 à 500 enfants présentant ou non des troubles de l'écriture - dysgraphie (collaboration avec C Jolly, LPNC – UGA) inclut non seulement les traces numériques d’écriture mais également celles obtenues lors de tests graphomoteurs (reproduction de dessins, tracés guidés). Le stage proposé vise à exploiter des caractéristiques extraites  de ces tests graphomoteurs afin de proposer une approche d’aide au diagnostic de la dysgraphie qui soit plus précoce et indépendante de l’écriture. Dans cette approche, l’annotation de la base de données effectuée sur les tests BHK permet de distinguer les enfants dysgraphiques des enfants non dysgraphiques. Ainsi, les patterns obtenus à partir des tests graphomoteurs pourront être mis en relation avec ces scores afin de définir un pattern graphomoteur typique de la dysgraphie.  Cependant, les variables extraites à partir des tests graphomoteurs évoluant avec l’âge, une modélisation de leur évolution en fonction de l’âge devra d’abord être effectuée afin d’évaluer quelles variables sont les plus pertinentes pour le diagnostic de la dysgraphie (collaboration avec V Brault, LJK (IMAG) - UGA). Le but est de trouver les paramètres, ou toute autre caractéristique, qui seraient les plus discriminants pour alimenter les modèles visant à évaluer si un enfant est dysgraphique ou non. A l’issue de cette étape, le lien entre l’écart d’un comportement « typique » et la possibilité qu’un enfant soit dysgraphique sera estimé à l’aide de modèles statistiques (par exemple, la régression logistique) et par des techniques de machine learning (algorithme de classification). A terme, le modèle proposé devrait permettre d'identifier des paramètres discriminant formellement les enfants dysgraphiques des enfants non dysgraphiques sans se baser sur l’écriture, proposant ainsi une aide au diagnostic de la dysgraphie applicable chez le jeune enfant et universelle.

Application de l'Intelligence Artificielle aux communications sans fil

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

Bac +5

7040

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : jean-baptiste.dore@cea.fr

Les réseaux de communications de cinquième génération ont l’ambition de faire coexister des services hétérogènes incluant, le très haut débit mobile, les communications entre machines, celles nécessitant une très forte robustesse aux erreurs et de très faible latences. Une des problématiques clefs dans la gestion de tels systèmes est l’adaptation des paramètres de transmission à l’environnement. Les méthodes classiques de traitement du signal appliquées aux communications numériques sont basées sur des modèles statistiques et la génération de signaux est réalisée de telle manière à ce que le récepteur soit simple. Ces modèles ont démontré leurs capacités et l’utilisation de nouvelles méthodes basées sur l’intelligence artificielle ne pourra sans doute pas prétendre de faire mieux. Cependant, dans  un système réel, déployé, les imperfections des émetteurs/récepteurs (non linéarité des organes d’amplification, effet de couplage, quantification du signal), les effets du canal de propagation ne sont pas facilement modélisables. Dans ce contexte le traitement de ces imperfections peut être traiter à l’aide d’outils utilisant l’intelligence artificielle.  L’objectif du stage est double : - Il sera tout d'abord demandé un travail de recherche consistant à recenser et analyser dans la littérature les méthodes/algorithmes héritées de l’intelligence artificielle appliqué au contexte des communications numériques. - Dans un second temps, les approches les plus pertinentes seront étudiées et modélisées afin de les confronter à des modèles représentatifs (non linéarité des chaines de transmission, environnement de propagation…). Une comparaison avec des méthodes traditionnelles pourra également être réalisée. Le sujet proposé est un sujet de recherche avec par la suite l’opportunité de poursuivre une thèse de doctorat (sous condition de financement).

Etude d'un LIDAR monopixel pour l'acquisition de carte de profondeur

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7034

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : regis.perrier@cea.fr

Les dispositifs de type LIDAR, pour «Light Detection And Ranging» en anglais, sont très utilisés pour de nombreuses applications de détection et de mesure. Parmi celles-ci, on peut citer l'étude d'écoulements fluides, l’analyse de phénomènes vibratoires, la mesure de vitesses de véhicules, ainsi que des applications spécifiques au domaine du transport aérien. Plus récemment, de nombreux acteurs du marché automobile se sont penchés sur leur utilisation en tant que caméra pour la mesure de carte de profondeur, ceci afin d'assurer l'autonomie des futurs véhicules. Les challenges à relever dans ce contexte sont importants car le rapport signal sur bruit dans la mesure réalisée par le LIDAR est la plupart du temps très défavorable, alors même que l'application touchant à la sécurité routière est très critique et nécessite des estimations robustes. Le fonctionnement des LIDARs consiste à émettre une onde optique en direction d'une cible distante à étudier, et à recueillir une partie de cette onde qui est rétrodiffusée par la cible. Le département optique du CEA Leti a développé un banc LIDAR monopixel à l'aide d'un détecteur MCT qui possède des propriétés d'amplification permettant d'extraire le signal du bruit de l'électronique lorsque très peu de photons reviennent sur le détecteur. De plus, il permet d'enregistrer dans le temps la forme d'onde complète du paquet de photons en retour, ce qui ouvre des perspectives intéressantes en terme de traitement du signal. L'objectif du stage est de prendre en main ce banc LIDAR, et proposer des stratégies de balayage du laser dans l'espace vu par le détecteur ainsi que des algorithmes de traitement associés afin d'obtenir une carte de profondeur fiable de la scène observée. Dans un premier temps, le travail consistera à réaliser une étude bibliographique sur le sujet puisqu'il existe déjà sur le marché des systèmes similaires. Ensuite, une analyse théorique et expérimentale sur le système d'acquisition dont on dispose doit permettre de trouver des compromis entre différents paramètres d'acquisition (nombre de répétition du pulse laser, vitesse de balayage, puissance du laser, gain sur la photodiode, ....) et algorithmes améliorant le RSB pour rendre visible une cible de réflectivité et de distance variables. Enfin un ensemble d'expériences, idéalement considérées comme étant difficile pour les LIDAR actuels, devront être réalisées pour conforter le système dans sa globalité avec les algorithmes de traitement choisis.

Méthodes d'apprentissage automatique adaptées à l'incertitude des données de sortie

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7033

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : christelle.godin@cea.fr

Les méthodes d'apprentissage automatique (machine learning) connaissent un regain d'intérêt ces dernières années. Les méthodes les plus utilisées sont celles de l'apprentissage supervisé qui nécessite une base de données annotée. La qualité du modèle obtenu dépend de la taille de la base de données et de la qualité des annotations. L'idéal est de disposer d'une grande base de donnée avec des annotations certaines ce qui est rarement le cas. L'objectif de ce stage est de travailler sur des méthodes permettant de prendre en compte des annotations qui peuvent être incertaines, floues, partiellement manquantes ou doubles. L'application visée est celle de l'estimation du stress d'un individu à partir de mesures physiologiques prises sur la personne. Pour cela nous disposons d'une base de donnée dans laquelle les paramètres physiologiques ont été enregistrés en continu assortie d'annotation réalisées en temps réel et en temps différé par la personne portant le dispositif. Après une revue des méthodes déjà proposées dans la littérature, le stagiaire sélectionnera les plus pertinentes compte tenu du problème adressé. Ces méthodes seront ensuite évaluées sur des données synthétiques avant d'être testées sur les données réelles.

Transmission Ultra Haut Débit LiFiVLC avec microLEDs

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7031

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : luc.maret@cea.fr

Ce stage a pour but d’établir une transmission ultra haut débit en espace libre et en VLC (Visible Light Communication) en utilisant de nouvelles sources optiques développées au sein du département optronique du Leti au CEA-Grenoble : les MicroLED. Depuis 2013, le CEA-Leti a développé une solution LiFi intégrée et haut débit à l’état de l’art mondial et basée sur une bande passante inférieure à 10MHz largement atteignable par les éclairages actuels du commerce utilisant des sources LED d’une surface émissive de l’ordre du mm². Mais dans une optique d’augmentation significative du débit d’un système LiFi, la source LED devient un composant limitant. En effet, la bande passante d’un système LiFi/VLC dépend en premier lieu de celle de la source LED, inversement proportionnelle à sa surface émissive. Or le CEA-Leti a développé récemment des microLED GaN parmi les plus petites au monde avec des surfaces allant jusqu’à 25µm². Le stagiaire devra dans un premier temps faire évoluer un banc de caractérisation VLC existant au laboratoire LSHD du CEA-Grenoble pour pouvoir adresser les capacités de ces nouvelles sources optiques : montée en bande passante jusqu’à 2GHz, pilotage de micro-courant, réglage de systèmes optique, etc…. Le stagiaire sera donc amené à manipuler des générateurs arbitraires et oscilloscopes large bande, des alimentations faible courant, des sondes RF, des photodétecteurs rapides, etc... Le banc actuel est également composé d’un PC permettant de piloter automatiquement le générateur et l’oscilloscope via une interface sous Matlab pour la transmission automatique de patterns d’émission au générateur ainsi que la réception automatique des acquisitions réalisées par l’oscilloscope numérique. Le stagiaire fera évoluer cette interface Matlab pour piloter les appareils dans les nouvelles conditions de transmission. Dans un 2e temps, en utilisant l’interface Matlab, le stagiaire devra caractériser les MicroLED du département optique présentes sous différentes formes (hybridées, montées sur support et bondées, ou non hybridées nécessitant des pointes RF) et avec différentes surfaces émissives. Les caractérisations donneront les réponses en fréquence des différentes diodes (bandes passantes), les caractéristiques I/V, les biais DC optimaux, etc… Enfin la dernière phase aura pour objectif d’implémenter une transmission à très haute efficacité spectrale, typiquement une modulation DMT avec des techniques de pré-compensation et un algorithme adapté de bit et power loading. Cette transmission sera réalisée en temps différé à l’aide d’un émetteur et d’un récepteur implémentés dans un simulateur Matlab couplé à l’interface de pilotage du générateur et de l’oscilloscope utilisé pour les acquisitions. L’objectif, soumis aux performances des composants, est de dépasser les performances de l’état de l’art mondial, atteintes en 2017 sur une LED de 435µm² avec 655MHz de bande passante et 7.91 Gbits/s de débit de transmission au niveau couche physique.

Elaboration d'un environnement de prototypage Matériel/Logiciel basé sur processeur RISC-V

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7029

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : david.miras@cea.fr

Le laboratoire LSHD (Laboratoire Systèmes sans fil Haut Débit) réalise des études d'architecture et du prototypage de systèmes complets (matériel et logiciel) pour les futurs systèmes de télécommunications. Les plateformes de développement de type circuit Xilinx de la famille Zynq sont de plus en plus utilisés notamment pour accélérer le développement en associant un FPGA avec un Linux embarqué. La migration de blocs numériques vers des implémentations logicielle devient nécessaire notamment pour simplifier et rendre modulaire les systèmes de télécommunications. Le couple Débit/Latence devient de plus en plus exigent rendant les développements logiciels sur un système d’exploitation non temps réel difficile. L'objet du stage proposé est de mettre en place un environnement de prototypage Matériel/Logiciel se basant sur le processeur Open Source RISC-V. Lequel sera amené à exécuter des implémentations logicielles de bloc numériques, et des fonctionnalités logicielles temps réel. RISC-V (http://riscv.org) est une architecture de processeurs qui connait aujourd'hui un franc succès dans le domaine académique et qui a déjà fait l'objet de plusieurs implémentations sur silicium très performantes. L'objectif poursuivi est de proposer une nouvelle gamme de processeurs basée sur un jeu d'instruction moderne, totalement ouvert et libre de droits. Par ailleurs ses créateurs ont pour ambition d'offrir une alternative comparable en termes de performance, compacité et efficacité énergétique aux solutions propriétaires actuelles (les processeurs ARM notamment). En plus de l'aspect purement matériel, cette famille de processeurs est d'ores et déjà supportée par tout un écosystème logiciel et permet donc de l'utiliser pour l'implémentation de systèmes complets et réalistes. Il sera dans un premier temps demandé de prendre en main l'implémentation du processeur Open Source RISC-V, de la valider en simulation et de réaliser un premier prototypage sur FPGA. Il sera demandé dans un second temps de réaliser une intégration de ce processeur sous la forme d'une IP microcontrôleur temps réel couplé à quelques périphériques classiques (UART, GPIO, bus bridge) tout en mettant en place un environnement logiciel associé (compilateur, driver…).

Estimation de canal dynamique pour une couche physique Turbo-FSK

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7027

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : francois.dehmas@cea.fr

Contexte: Les réseaux longue portée et basse consommation (LPWA) vont représenter une part importante de l'internet des objets (IoT) actuel et à venir. En comparaison des couches physiques LPWA existantes (LoRa, Sigfox, NB-IoT...), la TurboFSK proposée par le CEA [1] permet à la fois d'avoir une enveloppe constante (pour limiter la consommation de l'émetteur) et d'être efficace énergétiquement en s'approchant de la limite de Shannon. Afin de conserver cette efficacité énergétique, même avec des paquets courts, la signalisation nécessaire à la synchronisation et l'estimation de canal doit être limitée bien que le rapport signal à bruit (SNR) puisse être très faible. Une première étude [2] a été réalisée avec un canal statique proposant une signalisation et les algorithmes d'estimation associés. Le but du stage sera d'étudier le cas d'un canal dynamique. Le stage se déroulera dans un laboratoire spécialisé dans les communications pour l'IoT.   Travail demandé: Lors de ce stage, on étudiera les techniques d'estimation de canal à faible SNR en canal dynamique. - Etat de l'art sur l'estimation de canal dynamique (dont 2D-LMMSE et ses dérivés) - Comparaison des différentes techniques (complexité, performances) et choix de celles à approfondir - Simulations Matlab pour évaluation des performances, optimisation des algorithmes et des pilotes - Rédaction d'un rapport   Références: [1] Y. Roth, J. Doré, L. Ros, and V. Berg, "Turbo-FSK: A new uplink scheme for low power wide area networks," in 2015 IEEE 16th International Workshop on Signal Processing Advances in Wireless Communications (SPAWC), June 2015, pp. 81-85. [2] F. Dehmas, V. Mannoni and V. Berg, "Turbo-Fsk,a Physical Layer for LPWA: Synchronization and Channel Estimation," 2018 European Conference on Networks and Communications (EuCNC), Ljubljana, Slovenia, 2018, pp. 1-5. Merci de bien vouloir transmettre votre candidature directement à François DEHMAS : francois.dehmas@cea.fr

Évaluation des solutions de communication entre véhicules (V2X)

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7026

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : valerian.mannoni@cea.fr

L'adoption des véhicules électriques et l'introduction progressive de mécanismes de conduite autonome apportent des transformations importantes à l'automobile. La communication entre les véhicules et de véhicules aux infrastructures devrait prendre une part importante à ces transformations. Deux grandes technologies ont été identifiées dans ce domaine : (i) une première issue du WiFi, appelée ITS-G5 / IEEE WAVE / DSRC, (ii) une autre issue du cellulaire (3GPP), évolution du LTE et appelée C-V2X. L'objectif de ce stage est de comparer techniquement ces deux technologies (couche physique/radio, couche MAC). Ce stage pourra alors se dérouler comme suit: 1. Les technologies de communication seront étudiées et analysées via un état de l'art des solutions ITS-G5 et C-V2X (couches physiques PHY et protocolaires MAC).   2. Une évaluation des performances des deux standards à travers des simulations des deux chaînes de communication sera conduite (Critères d'évaluation: BER (taux d'erreur binaire), PDR (rapport de livraison de paquet), latence…). Les chaînes de simulation seront à développer sous Matlab. Cette analyse de la qualité de la liaison de donnée sera associée à des scénarios de mobilité (croisement en ville, ralentissement sur autoroute, ...) simulés via un environnement de simulation de type SUMO ("Simulation of Urban MObility").

Plateforme Linux sur Zynq pour pilotage de réseau de capteurs ultrasons

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7025

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : jerome.paulet@cea.fr

Ce stage s'insère dans un projet de pilotage d'un réseau de capteurs ultrasons. Une carte électronique analogique embarquant des convertisseurs analogique numérique et numérique analogique a été développée afin de piloter les capteurs ultrasons en émission et en réception. Cette carte électronique analogique s'interface avec une carte numérique MicroZed embarquant un Zynq 7z010 : un cœur numérique proposant une partie logique PL programmable en VHDL/Verilog et une partie système PS (processeur ARM programmable en C/C++). La partie PL est en cours de développement. Le stage consiste : - à compiler et configurer un linux embarqué sur la partie PS du Zynq (Buildroot / DeviceTree / U-Boot) - à développer des moyens de communication entre processeur et logique programmable (FIFO, DMA, IRQ) - à développer des drivers Linux ADC et DAC - à développer une API de communication HTTP (de type serveur Web Apache ou autre) - à développer une interface Web permettant la visualisation, l'import, l'export des données (AngularJS, JQuery, Highcharts, JSON, Ajax, ...) Pour réaliser ces travaux, il faudra dans un premier temps, prendre en main l'environnement de travail : Vivado (outils Xilinx) + SDK + Git (gestionnaire de version décentralisé).

Modélisation magnétique pour imageurs médicaux

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7024

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : antoine.viana@cea.fr

Le CEA-Léti développe des capteurs de champ magnétique hautes performances depuis 50 ans pour des applications géophysiques ou spatiales. La technologie actuelle de capteurs met en œuvre des résonances magnétiques et s’appuie sur un laser pour préparer les états quantiques et mesurer leur évolution. Reconnue mondialement, cette technologie a été sélectionnée par l’agence spatiale européenne pour la mission spatiale d’observation du champ magnétique terrestre Swarm, lancée y a 5 ans, et dont le déroulement se poursuit actuellement. Ces magnétomètres optiques sont désormais en train d’être adaptés à des applications médicales, dont des imageurs magnétiques pour la neurologie (DOI: 10.1109/TMI.2018.285636) et la cardiologie. Ils serviront notamment à poursuivre les recherches sur les maladies neurodégénératives et à localiser les foyers épileptiques. Les champs magnétique à mesurer sont si faibles qu’il est nécessaire d’isoler les capteurs et le patient des perturbations environnantes qu’il est nécessaire d’atténuer d’un facteur 100 à 10000. Le dimensionnement du blindage est délicat : un grand blindage atténue peu les perturbations et peut rapidement être contraignant avec ses quelques tonnes, alors qu’un blindage trop petit ne permettra pas de mener à bien des examens médicaux pertinents. L’objet du stage est de concevoir un blindage magnétique qui permettra de mettre en œuvre les imageurs développés au CEA-Léti. L’étudiant participera à l’établissement du cahier des charges, conduira les modélisations en magnétostatique du blindage magnétique passif, à l’aide du logiciel Flux3D, comparera ses résultats à des blindages existants au CEA-Léti et proposera finalement une ou plusieurs architectures de blindages. Le stage se déroulera dans un laboratoire pluridisciplinaire de 15 personnes dont 3 étudiants en thèses, 1 en post-doc.

Démonstrateur de réseau compact d'antennes directif actif à large bande passante

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7023

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : lotfi.batel@cea.fr

Le sujet de stage proposé s’inscrit dans la thématique des réseaux compacts d'antennes Superdirectifs. Le CEA-Léti étudie depuis plusieurs années des solutions innovantes pour la réalisation d'antennes miniatures et directives. Ces antennes permettent de former un rayonnement dans une direction privilégiée de l'espace, ce qui ouvre des perspectives intéressantes pour de nouvelles fonctionnalités des systèmes de communication. Le stage proposé consiste à réaliser un démonstrateur de réseau compact d’antennes directif, chargé par des impédances de type Non-Foster. Ces impédances au comportement fréquentiel particulier sont obtenues à partir de circuits actifs NIC (Convertisseurs d’Impédance Négative) et permettent d'augmenter significativement la bande passante du réseau d'antennes. La brique technologique incluant la fonction de NIC, a été développée et caractérisée dans le cadre de travaux antérieurs.  Le stagiaire aura pour objectif de concevoir, d'optimiser et de réaliser le réseau d'antennes chargé par le circuit NIC. Dans un premier temps, le/la stagiaire devra assimiler les différents notions et principes abordés dans le sujet de stage en s’appuyant sur l’état de l’art synthétisé dans les travaux déjà réalisés. Ensuite, le candidat prendra en main les logiciels de simulation EM (CST Microwave Studio), de modélisation/optimisation (Matlab) et de routage (Cadstar) dans l’objectif de concevoir un réseau d'antennes et son circuit de commande. Finalement, le démonstrateur de réseau compact d’antennes actif à large bande passante sera réalisé et caractérisé en impédance et en rayonnement en chambre anéchoïde.

Metasurface reconfigurable pour la bande UHF

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7022

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : jean-francois.pintos@cea.fr

Cadre de l'étude : De multiples études au sein du CEA-Leti ont montré que le besoin de miniaturisation des antennes était un élément fort de valorisation auprès de la communauté scientifique et des industriels. Parmi les nombreux types d'antennes disponibles, certaines solutions sont basées sur des structures nécessitant un plan de masse. Celui-ci a parfois des effets limitant (réduction de bande passante, ondes de surfaces, couplages forts avec les éléments adjacents…) et ne permet pas de réduire significativement leurs dimensions. Dans un contexte d'intégration très contraint, ces parties métalliques peuvent être néfastes pour les performances de l'antenne et de nouveaux dispositifs (méta-matériaux par exemple) peuvent être considérés. Ce stage s’inscrit dans la continuité de travaux issus d'une thèse et propose de développer et caractériser une métasurface agile en fréquence, s'inspirant de travaux précédant. Travail demandé : L'objectif de ce stage est d'analyser et de s'approprier les travaux antérieurs dans une première étape. Le/la stagiaire sera amené(e) ensuite à redéfinir l’électronique de commande du dispositif complet (choix des composants et intégration sur PCB). Le système sera in fine caractérisé dans notre chambre anéchoïde à l’aide de technique de mesure en réflectométrie. Le candidat devra posséder une bonne culture générale dans le domaine des micro-ondes, de l'électronique, des antennes et de l'instrumentation RF. Le stage comporte une phase de compréhension du contexte et de l'appropriation des mesures et simulations déjà réalisées. Il/elle participera  aux choix technologiques pour la réalisation d'un prototype avec l'électronique  de commande. Il/elle intégrera les modèles sélectionnés dans une simulation plus fine du comportement attendus du dispositif. Enfin, il/elle participera à la mise ne œuvre des mesures du dispositif dans la chambre anéchoïde du CEA-Leti.   Les principales activités dans ce stage sont : · appréhender le contexte antenne à métasurface agile · revisiter et mettre à jour la partie circuit du dispositif de commande (simulation électromagnétique à valider) . lancer la fabrication et le test associé des parties électroniques . mesurer le système complet

Test "Over-The-Air" pour les futures applications 5G

DSYS

Composants et équipements électroniques - Composants et équipements électroniques

Grenoble

Rhône-Alpes

6 mois

7021

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : raffaele.derrico@cea.fr

Le cadre de ce stage est celui de la modélisation et l'émulation du canal de propagation et des systèmes de communications sans fil pour applications 5G et au-delà. Dans ces réseaux, un axe d'innovation consiste à utiliser un grand nombre d’antennes afin d’augmenter le débit et pouvoir servir un grand nombre d’utilisateurs.  Afin de pouvoir tester les performances de ces nouveaux systèmes, il est nécessaire de définir des nouvelles méthodologies de test en rayonné (« Over-the-Air »). L’objectif de ce stage est d’étudier et proposer des nouvelles méthodologies de test, capables de reproduire la propagation aux fréquences envisagées pour la 5G. L’étude débutera par un état de l’art concernant la modélisation du canal de propagation 5G et les méthodologies de test en rayonné. Ensuite, le/la stagiaire proposera une évolution du banc de test expérimental développé en chambre anéchoïde, en utilisant un émulateur de canal.   Il/elle instruira des campagnes de tests pour valider la solution proposée.

Développement software embarqué sur un réseau de capteurs sans fil multi-usage

DPLOIRE

Composants et équipements électroniques - Composants et équipements électroniques

Nantes

Grand Ouest

6 mois

6310

Les candidatures doivent être adressées par email et sous forme d'un CV et d'une lettre de motivation détaillant les compétences à :
CEA Grenoble

17 rue des martyrs
38054 Grenoble
e-mail : xavier.faure@cea.fr

Une première étape, dans ce contexte, est proposée au travers la mise en œuvre d'un tel réseau de capteurs dans les locaux du CEA Tech sur Bouguenais. Constitués de bureaux mais également d'une halle technique, plusieurs capteurs ont d'ores et déjà été identifiés pour, d'une part, qualifier les ambiances des bureaux mais également de monitorer certains postes de consommation de la halle technique d'autre part. Ainsi, les actions suivantes devront être réalisées dans le cadre du stage : • Développer le logiciel embarqué du nœud permettant de récupérer les données des capteurs • intégrer et paramétrer une stack radio pour remonter ces données jusqu'à un serveur • Optimiser la consommation énergétique des nœuds • Dimensionner, installer et configurer la partie serveur • Développer des outils pour faciliter le déploiement du réseau selon certains besoins spécifiés par les utilisateurs Une intégration de certaines briques technologiques du CEA-Tech et/ou de projets open source dédiés à cette problématique permettra au candidat de mener à bien le travail dans le temps imparti.

Voir toutes nos offres