Direction scientifique
Transfert de connaissances vers l'industrie

Les Post-Docs par thème

Sciences pour l'ingénieur >> Electronique et microélectronique - Optoélectronique
7 proposition(s).

Conception en vue de la fiabilité des composants microélectroniques numériques

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Fiabilité et Intégration Capteur

Thèse en conception des circuits microélectroniques

01-03-2018

PsD-DRT-18-0010

valentin.gherman@cea.fr

Les mémoires non-volatiles de type flash sont un élément clé pour le développement des applications haute-température dans l'aérospatial, l'industrie automobile et l'industrie du forage. Malheureusement, le temps de rétention des mémoires flash est fortement dégradé par la haute-température et peut être considérablement diminué même à des températures plus modérées, particulièrement dans le cas où il faut stocker plusieurs bits par cellule. Cet effet peut être estompé à travers un rafraîchissement périodique des données. Le problème est que, en présence des variations de température dues à un changement des conditions environnementales et/ou de charge de travail, une fréquence de rafraîchissement fixe doit être adaptée au pire cas et risque d'entraîner des pertes en termes de performance et endurance. Le premier objectif de ce projet est d'implémenter une méthode de rafraîchissement basée sur l'utilisation d'un compteur permettant de : (a) suivre l'évolution de l'impact de la température sur le temps de rétention des mémoires flash, (b) générer des alertes sur l'imminence d'une perte de données et (c) fournir des timestamps. Le deuxième objectif du projet est de déterminer la loi qui gouverne l'évolution avec le temps des fautes de rétention dans une mémoire flash. Le but est l'implémentation d'une technique capable de déterminer le temps de rétention restant de chaque page mémoire en fonction de l'âge de rétention, i.e. le temps écoulé depuis le stockage des données, et le nombre des erreurs de rétention et non-rétention. Le travail du post-doctorant inclura la publication des résultats scientifiques dans des conférences internationales et journaux de haut niveau.

Conception de circuit et de systèmes de communication ultra low power pour wake-up radio

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Architectures Intégrées Radiofréquences

Thèse dans le domaine de la conception de circuit

01-01-2019

PsD-DRT-19-0026

dominique.morche@cea.fr

Aujourd'hui, il y a une forte demande de développement de systèmes de wake-up radio autonomes dont les performances puissent être adaptées en fonction des besoins de l'application. Il est critique que ces systèmes disposent également d'horloge indépendante et ultra basse consommation. L'objectif du projet proposé est d'exploiter les capacités de la technologie CMOS FD-SOI pour développer ce type de systèmes, en améliorant la consommation et les performances des systèmes au delà de l'état de l'art, grâce aux faibles capacités et au body biasing de la technologie FD-SOI 22nm. Une attention particulière sera accordé à la mise au point de système de synthèse de fréquence à forte efficacité énergétique et faible temps d'établissement. Le candidat travaillera aussi bien sur les aspects systèmes que conception de circuit dans une équipe qui dispose d'une solide expérience sur le sujet

New RF System and Circuit Design approach in joint optimization with disruptive technologies

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Architectures Intégrées Radiofréquences

Thèse en conception analog/RF

01-01-2019

PsD-DRT-19-0027

dominique.morche@cea.fr

L'objectif de ce contrat post-doctoral et de valider et d'améliorer une nouvelle approche d'optimisation de circuits et de systèmes sur un large spectre d'applications. Le candidat sera en charge de créer des modèles architecturaux des modèles considérés prenant en compte les différentes solutions qui peuvent être utilisées. Il faudra démarrer par des implémentations relativement simple et augmenter progressivement la complexité et la précision pour être en mesure de se comparer avec des systèmes complets et réels développés au CEA. Dans ce but, le candidat devra travailler en collaboration étroite avec de nombreuses équipes travaillant sur le développement de technologies, de modèlisation, characterization, conception de circuit et modèlisation. Pour valider l'approche proposer, l'objectif du candidat sera de l'évaluer à trois niveaux différents : au niveau de blocs élémentaires (tels que LNA ou oscillateur en anneau) utilisant la technologie 22FDX, au niveau de blocs fonctionnels (tels que des front-end module WIFi) utilisant la technologie 130nm PD-SOI et enfin sur des imagers et des radars millimétriques exploitant les technologie 3D.

Développement de modèles innovants permettant l'optimisation conjointe technologie/design/système

Département Composants Silicium (LETI)

Laboratoire de Simulation et Modélisation

microélectronique, optronique, simulation

01-01-2019

PsD-DRT-19-0028

luca.lucci@cea.fr

Le projet dans lequel ce post-doc s'inscrit a pour ambition de proposer une approche nouvelle d'étude et d'optimisation des circuits et des systèmes, en prenant en compte les caractéristiques détaillées des technologies utilisées, des méthodologies de conception et des architectures choisies. L'objectif est de mettre en place une compétence transverse unique d'évaluation des technologies et des architectures, allant au-delà des analyses de type PPA, PPAY, PPAC usuellement utilisées pour évaluer les circuits. Le sujet du post-doc se concentre sur le développement de modèles simplifiés de dispositifs actifs et passifs, qui constituent les briques de base de la méthodologie d'optimisation robuste qui sera mise en place dans le projet. Les travaux de modélisation des devices actifs auront comme point de départ l'approche développée à l'EPFL, basée sur des expressions analytiques d'invariants mettant en oeuvre le coefficient d'inversion.

Quantification de particules fines dans l'environnement avec des nanoresonateurs

Département Composants Silicium (LETI)

Laboratoire Composants Micro-Capteurs

Doctorat physique appliquée, micro/nanosystèmes, systèmes sous vide

01-06-2019

PsD-DRT-19-0033

sebastien.hentz@cea.fr

Il existe aujourd'hui des solutions pour détecter et quantifier les particules de type PM10 et PM2.5 (10 et 2.5µm); leur fiabilité dépend essentiellement de leur coût. Ces solutions sont essentiellement optiques, et celles-ci doivent pouvoir être améliorées pour des particules jusqu'au micron. Pour les particules encore plus petites et encore plus dangereuses pour la santé, il ne semble pas exister de solution évidente aujourd'hui. Les résonateurs nanomécaniques sont très performants dans ces gammes de taille/masse, comme le démontrent nos résultats obtenus avec le banc dédié aux objets biologiques en milieu liquide, récemment publiés par la revue Science (http://science.sciencemag.org/content/362/6417/918). Ces nanorésonateurs apparaissent donc comme une technologie prometteuse pour la détection des PM en particulier pour certaines applications de contrôle de la qualité de l'air en temps réel. Il s'agira donc d'étudier la possibilité de détecter des particules dans l'air en particulier celles qui sont difficilement détectables aujourd'hui (PM<0.5). Nous nous appuierons très largement sur les bancs développés pour la détection de particules biologiques en milieu liquide. Il s'agira de profiter de ce savoir-faire et d'adapter les architectures système, mais aussi les résonateurs nanomécaniques eux-mêmes pour la détection de particules en aérosol. Nous ciblerons ici des nanoparticules représentatives, organiques, pathogènes ou non. En termes de résonateurs, nous profiterons également des fabrications en cours, avec des designs spécifiques (électriques ou optomécaniques) pour cette application. Nous étudierons particulièrement la possibilité de prévenir les problèmes d'encrassement. Le candidat sera totalement intégré dans l'équipe autour de la détection de masse avec des nanorésonateurs.

Developement de modules technologique à basse temperature pour la 3D sequentielle en vue de la fin de la roadmap

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

Phd en microelectronique

01-03-2019

PsD-DRT-19-0048

claire.fenouillet-beranger@cea.fr

L'intégration 3D séquentielle est envisagée comme l'une des solutions possibles pour la fin de la roadmap CMOS. Différents modules process ont été développés à 500°C en FDSOI planaire en intégration gate first. Cependant compte-tenus des résultats récents de stabilité des transistors du bas obtenus, des considérations de rendement, un besoin de réduire encore cette température à 450°C est envisagé. Ainsi le post-doctorant aura en charge le développement de modules technologiques à basses températures 450°C et 500°C pour du FDSOI planaire. Une attention particulière sera apportée au développement du module grille à basse température. La modulation de la tension de seuil sera aussi adressée. Ce travail sera fait en collaboration avec les équipes process de la plateforme technologique du LETI ainsi qu'avec les equipes de caractérisation électrique et de simulations TCAD.

Developement de la technologie FDSOI au delà du noeud 10nm

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

Doctorant en microelectronique

01-11-2018

PsD-DRT-18-0074

claire.fenouillet-beranger@cea.fr

Le FDSOI est reconnue comme une technologie prometteuse pour les applications mobiles, l'IOT ainsi que pour les applications radiofréquences pour les futurs n?uds technologiques [1]. Le LETI est un pionnier dans la technologie FDSOI ce qui lui permet d'apporter des solutions innovantes afin de soutenir des partenaires industriels. La réduction d'échelle du FDSOI au delà du n?ud 10nm offres de nouvelles perspectives en termes de SOC et de performances RF. En revanche d'un point de vue intégration cela pose de nouveaux challenges. En effet le réduction de l'épaisseur du canal en dessous de 5nm devient difficile car il faut garantir une bonne mobilité des porteurs tout en conservant une bonne variabilité. Ainsi, l'introduction de solutions technologiques innovantes comme booster de performances devient nécessaire (Stress dans le canal, architectures alternatives de grille, optimisation des capacités parasites, le tout en tenant compte des règles de dessin de plus en plus agressives [2]). La viabilité de ces nouveaux concepts devra être validée dans un premier temps par simulations TCAD et ensuite implémentés sur des lots 300mm. Ce sujet est en ligne parfaite avec la nouvelle stratégie du LETI ainsi qu'en total accord avec l'annonce des futurs investissements [3]. Le candidat sera en charge des simulations TCAD pour définir les variantes à intégrer sur les lots jusqu'à la caractérisation électrique. Les simulations TCAD seront faites en collaboration avec l'équipe TCAD du LETI. Le candidat devra faire preuve d'innovation, de dynamisme, un bon relationnel pour travailler en équipe est indispensable. [1] 22nm FDSOI technology for emerging mobile, Internet-of-Things, and RF applications, R. Carter et al, IEEE IEDM 2016. [2] UTBB FDSOI scaling enablers for the 10nm node, L. Grenouillet et al, IEEE S3S 2013. [3]https://www.usinenouvelle.com/article/le-leti-investit-120-millions-d-euros-dans-sa-salle-blanche-pour-preparer-les-prochaines-innovations-dans-les-puce

Voir toutes nos offres