Direction scientifique
Transfert de connaissances vers l'industrie

Les Post-Docs par thème

Sciences pour l’ingénieur >> Electronique et microélectronique - Optoélectronique
4 proposition(s).

Voir toutes nos offres

Conception de circuit et de systèmes de communication ultra low power pour wake-up radio

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Architectures Intégrées Radiofréquences

Thèse dans le domaine de la conception de circuit

01-01-2019

PsD-DRT-19-0026

dominique.morche@cea.fr

Aujourd'hui, il y a une forte demande de développement de systèmes de wake-up radio autonomes dont les performances puissent être adaptées en fonction des besoins de l'application. Il est critique que ces systèmes disposent également d'horloge indépendante et ultra basse consommation. L'objectif du projet proposé est d'exploiter les capacités de la technologie CMOS FD-SOI pour développer ce type de systèmes, en améliorant la consommation et les performances des systèmes au delà de l'état de l'art, grâce aux faibles capacités et au body biasing de la technologie FD-SOI 22nm. Une attention particulière sera accordé à la mise au point de système de synthèse de fréquence à forte efficacité énergétique et faible temps d'établissement. Le candidat travaillera aussi bien sur les aspects systèmes que conception de circuit dans une équipe qui dispose d'une solide expérience sur le sujet

Télécharger l'offre (.zip)

Développement de modèles innovants permettant l'optimisation conjointe technologie/design/système

Département Composants Silicium (LETI)

Laboratoire de Simulation et Modélisation

microélectronique, optronique, simulation

01-01-2019

PsD-DRT-19-0028

luca.lucci@cea.fr

Le projet dans lequel ce post-doc s'inscrit a pour ambition de proposer une approche nouvelle d'étude et d'optimisation des circuits et des systèmes, en prenant en compte les caractéristiques détaillées des technologies utilisées, des méthodologies de conception et des architectures choisies. L'objectif est de mettre en place une compétence transverse unique d'évaluation des technologies et des architectures, allant au-delà des analyses de type PPA, PPAY, PPAC usuellement utilisées pour évaluer les circuits. Le sujet du post-doc se concentre sur le développement de modèles simplifiés de dispositifs actifs et passifs, qui constituent les briques de base de la méthodologie d'optimisation robuste qui sera mise en place dans le projet. Les travaux de modélisation des devices actifs auront comme point de départ l'approche développée à l'EPFL, basée sur des expressions analytiques d'invariants mettant en oeuvre le coefficient d'inversion.

Télécharger l'offre (.zip)

Modélisation des effets de piégeages et des fuites verticales dans les substrats épitaxiés GaN sur Si

Département Composants Silicium (LETI)

Laboratoire de Simulation et Modélisation

Doctorat en microélectronique

PsD-DRT-20-0043

marie-anne.jaud@cea.fr

Etat de l'art : La compréhension et la modélisation des fuites verticales et des effets de piégeages dans les substrats GaN sur Si font partie des sujets cruciaux d'études visant à améliorer les propriétés des composants de puissance sur GaN : réduction du courant de collapse et des effets d'instabilités de Vth, réduction du courant de fuite à l'état OFF. De nombreuses universités [Longobardi et al. ISPSD 2017 / Uren et al. IEEE TED 2018 / Lu et al. IEEE TED 2018] et industriels [Moens et al. ISPSD 2017] tentent de modéliser les fuites verticales mais jusqu'à l'heure aucun mécanisme clair n'émerge de ces travaux pour les modéliser correctement sur toute la gamme de tension et températures visées. De plus la modélisation des effets de piégeages dans l'épitaxie est nécessaire à l'établissement d'un modèle TCAD de dispositif robuste et prédictif. Pour le LETI, l'intérêt stratégique d'un tel sujet est double : 1) Comprendre et réduire les effets de piégeages dans l'épitaxie impactant le fonctionnement des dispositifs GaN sur Si (current collapse, instabilités de Vth?) 2) Atteindre les spécifications de fuites @ 650V nécessaires aux applications industrielles. Le candidat devra prendre en charge en parallèle les caractérisations électriques et les développements de modèles TCAD : A) Caractérisations électriques avancées (I(V), I(t), substrate ramping, C(V)) en fonction de la température et de l'illumination sur des substrats épitaxiés ou directement sur des composants finis (HEMT, Diodes, TLM) B) Etablissement d'un modèle TCAD robuste intégrant les différentes couches de l'épitaxie afin de comprendre les effets d'instabilités des dispositifs (Vth dynamique, Ron dynamique, BTI) C) Modélisation de la conduction verticale dans l'épitaxie dans l'optique de réduire les courants de fuites à 650V Enfin, le candidat devra être force de proposition pour améliorer les différentes parties du substrat

Télécharger l'offre (.zip)

Developement de modules technologique à basse temperature pour la 3D sequentielle en vue de la fin de la roadmap

Département Composants Silicium (LETI)

Laboratoire d'Intégration des Composants pour la Logique

Phd en microelectronique

01-03-2019

PsD-DRT-19-0048

claire.fenouillet-beranger@cea.fr

L'intégration 3D séquentielle est envisagée comme l'une des solutions possibles pour la fin de la roadmap CMOS. Différents modules process ont été développés à 500°C en FDSOI planaire en intégration gate first. Cependant compte-tenus des résultats récents de stabilité des transistors du bas obtenus, des considérations de rendement, un besoin de réduire encore cette température à 450°C est envisagé. Ainsi le post-doctorant aura en charge le développement de modules technologiques à basses températures 450°C et 500°C pour du FDSOI planaire. Une attention particulière sera apportée au développement du module grille à basse température. La modulation de la tension de seuil sera aussi adressée. Ce travail sera fait en collaboration avec les équipes process de la plateforme technologique du LETI ainsi qu'avec les equipes de caractérisation électrique et de simulations TCAD.

Télécharger l'offre (.zip)

Voir toutes nos offres